Cadence HDL学习

Cadence HDL学习

Cadence HDL学习

1 原理图设计步骤： 1.1 建立项目：

Create Design Project，输入Project 名称，输入Design 名称

1.2 映射原理图库：

通过修改Setup中的cds.lib，如果增加某个库，可按照下列例子进行：define classlib ../classlib。如果成功，可在备选的库中看到classlib。 注意，一定要小写字母，大写字母带来不确定的问题。

1.3 映射PCB库

在Project Setup-Tools，选中PCB Editor setup-Design_paths的 padpath跟psmpath要选择库文件在的路径。

1.4 其它设置

在Project Setup-Tools-Design Entry HDL 设置General schematic settings，具体设计看conHDLFTB_15.7.pdf page45。

设置chematic Grid Settings

设置Custom Vrariables，之后就可保存并打开DE HDL了。

1.5 设置原理图环境

View-Toolbars，选中常用的几个，add，adit group，standard等。

1.6 添加器件,画原理图 1.7 增加offpage connectors 1.8 检查设计

Tools-Check，根据提示修改错误或者保存设计。

1.9 打包原理图

手动或者自动（在打包时候自动添加）添加元器件编号。手动的话，鼠标放在器件的上方，右键看到菜单中的Attribute选项，修改$LOCATION的值即可。

第 1 页 共 4 页 2013-04-17 08:46

Cadence HDL学习

选择 File-Export Physical，注意不选 Update PCB Editor Board(Netrev), 但是选中 Backannotate Packaging Properties to Schematic Canvas.

1.10 运行Rules Checker

在Project Manager 窗口，选中Tools-Rules Checker：选中Logical 环境中的loading_io_checks.rle 以及 net_name_checks_rle

1.11 运行 Crefer

在Project Manager Toos-Crefer，选中Options，在Cref Data File选项中，找到合适的路径（User1/ftb/setup），选中cref.dat，点击Open。问题：cref.dat是如何产生的，从哪里找？

第 2 页 共 4 页 2013-04-17 08:46

Cadence HDL学习

如果一个net在一张之外的原理图出现，应该加offpage symobl，但是ffpage symbol是没有电气上的连接功能，页间信号的连接靠信号的名，不是offpage symobl；也不是说offpage symbol是没用的，可以帮助更直观的看到信号在页之间的连接关系，以及在运行crefer也是需要的。

1.12 装载netlist到pcb editor

File – Export Physical，选中 Update PCB Editor，选中输入文件，以及输出到的文件，记得一定选中 Backannotate Packing Properties to Schematic Canvas. 选中 ok即可退出原理图。

2 PCB 编辑 2.1 元器件摆放

首先设置一下环境，setup-Drawing Options，Symobl tab中的Angle域为90。此选项为器件执行旋转时的角度。

Display-Blank Rats-All

开始摆放器件，Place-Mannually，在Selection Filters 中选中Place by Refdes。

第 3 页 共 4 页 2013-04-17 08:46

Cadence HDL学习

2.2 自动布线

Route-Route Automatic，选中Use Smart Router

选中Minimum Via Grid Minimum Wire Grid,都设置为1，打开Miter after Route。

3 回标原理图

在此节里，按照实际布板的结果，重新对元器件进行标注，然后回标到原理图中。

Logic-Auto Rename RefDes – Rename，选中 More 选项，在弹出的对话框中，分别标注上顶层跟底层的标识。然后运行。保存退出。

在Project Manager，选中Design syn –Import Physical，然后选择ok。此时打开原理图就会发现已经按照PCB中的标注回来。

4 层次原理图设计 4.1 底层到顶层设计

在已有的原理图上，Tools-Generate View生成 层次图的block symbol。 如果已有的原理图输入输出是OFFPAGE symbols，要替换为INPORT, OUTPORT,IOPORT中的一种。在层次图的block，只有这三种端口。

Componet-replace，在standard library中选择合适的symbol，点击 OFFPAGE symbol即可。完成后保存。

第 4 页 共 4 页 2013-04-17 08:46

本文来源：https://www.bwwdw.com/article/jw2x.html