20130416数字电路实验讲义

数字电路 实验讲义

传媒技术学院 2013年4月

中国传媒大学南广学院传媒技术学院

实验一 门电路电参数的测试

一、 实验目的：

1、学习数字万用表、双踪示波器、信号发生器、DJ-SD1数字电路实验箱的使用方法；

2、掌握TTL的门电路的主要参数及其测试方法；（74LS00） 3、了解集电极开路OC门（74LS07）、三态输出门TSL（74LS125）的主要特性和使用方法。

4、学会使用数字表逻辑档检测TTL门电路好坏的方法。

二、实验原理：

1、 TTL门电路

在数字电路设计中，通常要用到一些门电路，而门电路的特性参数的好坏，在很大程度上影响整个电路工作的可靠性。

通常参数按时间特性分两种：静态参数和动态参数。静态参数指电路处于稳定的逻辑状态下测得的参数，而动态参数则指逻辑状态转换过程中与时间有关的参数。

本实验中选用TTL 74LS00二输入端四与非门进行参数的实验测试，以掌握门电路的主要参数的意义和测试方法。

TTL 74LS00集成电路引脚排列图如图1-1所示。

图1-1 74LS00集成电路引脚排列图

TTL与非门的主要参数有： （1）、空载导通功耗Pon和空载截止功耗Poff： 空载导通功耗Pon是指输入端全为高电平、输出为低电平且不接负载时的功率损耗。

Pon=VCC·ICCL

空载截止功耗Poff是指输入端至少有一个为低电平、输出为高电平且不接负载时的功率损耗。

Poff=VCC·ICCH 以上两式中：

VCC——电源电压（+5V）；

1

中国传媒大学南广学院传媒技术学院

ICCL——空载导通电源电流；（输出为低电平且不接负载时的电源电流） ICCH——空载截止电源电流。（输出为高电平且不接负载时的电源电流）

空载导通功耗Pon和空载截止功耗Poff的测试电路如图1-2所示。

集成块74LS00的管脚号

图1-2 空载导通功耗Pon和空载截止功耗Poff的测试电路

（2）、输入短路电流IIS：

输入短路电流IIS又称低电平输入电流IIL(IIS即IIL)是指一个输入端接地，其他输入端悬空时，流过该接地输入端的电流。输入短路电流IIS的测试电路如图1-3所示。

图1-3 输入短路电流IIS的测试电路

（3）、输出高电平VOH:

输出高电平VOH是指输出不接负载，当有—输入端为低电平时的电路输出电压值。测试电路如图1-4所示。

（4）、输出低电平VOL:

输出低电平VOL是指所有输入端均接高电平时的输出电压值。测试电路如图

2

中国传媒大学南广学院传媒技术学院

1-4所示。

图1-4 输出高电平VOH和输出低电平VOL的测试电路

（5）、电压传输特性曲线、开门电平Von和关门电平Voff:

电压传输特性曲线如图1-5所示，是关于输入电压与输出电压（Vi-Vo）的关系曲线。使输出电压VO刚刚达到低电平VOL时的最低输入电压Vi称为开门电平Von ，使输出电压VO刚刚达到高电平VOH时的最高输入电压Vi称为关门电平VOFF。 电压传输特性测试电路如图1-6所示。

图1-5 电压传输特性曲线 图1-6 电压传输特性测试电路 （6）、扇出系数NO：

电路正常工作时，能带动的同型号门的数目称为扇出系数NO。扇出系数NO的测试电路如图1-7所示。

3

中国传媒大学南广学院传媒技术学院

图1-7 扇出系数NO的测试电路

2、TTL集电极开路门(OC)与三态输出门

在数字系统中，有时需要把两个或两个以上集成逻辑门的输出端直接并接在一起完成一定的逻辑功能。对于普通的TTL门电路，由于输出级采用了推拉式输出电路，无论输出是高电平或是低电平，输出阻抗都很低。因此，通常不允许将它们的输出端并接在一起使用。

集电极开路和三态门是两种特殊的TTL门电路，它们允许把输出端直接并接在一起使用。

（1）、集电极开路门(OC)（74LS07） 74LS07管脚图，如图1-8。

图1-8 74LS07集成电路引脚排列图

OC门的应用主要有以下三个方面（如图1-9）：

① 利用电路的“线与”特性方便的完成某些特定的逻辑功能。

② 实现多路信息采集，使两路以上的信息共用一个传输通道（总线）。 ③ 实现逻辑电平的转换，以驱动数码管、继电器、MOS器件等多种数字集成电路。

4

中国传媒大学南广学院传媒技术学院

图1-9 OC与非门“线与”电路 图1-10 OC与非门负载电阻RL的确定

OC门输出并联运用时负载电阻RL的选择，如图1-10。

为保证OC与非门输出电平符合逻辑要求，负载电阻值的选择范围为

EC-VOHRLMAX?nIOH+mIiHEC-VOLRLMIN ?ILM+NIiL

式中： IOH — OC门输出管截止时（输出高电平VOH）的漏电流（约50μA）

ILM— OC门输出低电平VOL时允许最大灌入负载电流（约20mA） I iH — 负载门高电平输入电流（﹤50μA） I iL — 负载门低电平输入电流（﹤1.6mA）

Ec — RL外接电源电压 n — OC门个数 N — 负载门个数

m — 接入电路的负载门输入端总个数

RL值须小于RLMAX，否则VOH将下降，RL值须大于RLMIN，否则VOL将上升，又RL

5

中国传媒大学南广学院传媒技术学院

的大小会影响输出波形的边沿时间，在工作速度较高时，RL应尽量选取接近RLMIN

（2）、TTL三态门输出门（3S门） TTL三态输出门是一种特殊的门电路，它与普通的TTL门电路结构不同，它的输出端除了平常的高电平、低电平两种状态外（这两种状态均为低阻状态），还有第三种输出状态—高阻状态，处于高阻状态时，电路与负载之间相当于开路。三态输出门按逻辑功能及控制方式来分有各种不同类型。如图1-11和表1-1。本实验所用三态门的型号是74LS125三态输出四总线缓冲器。

图1-11三态缓冲器逻辑符号

表1-1 输 入 A E 0 0 1 0

三态门主要用途之一是实现总线传输，即用一个传输通道（称总线），以选

通方式传送多路信息。图1-12中，电路中把若干个三态TTL电路输出端直接连接在一起构成三态门总线。使用时，要求只有需要传输信息的三态控制端处于使能状态（E=0），其余各门均处于禁止状态（E=1）。由于三态门输出电路结构与普通TTL电路相同，显然，若同时有两个或两个以上三态门的控制处于使能状态，将出现与普通TTL门“线与”运用时同样的问题，因而是绝对不允许的。

6

输 出 Y 0 高阻态 中国传媒大学南广学院传媒技术学院

图1-12 三态输出门实现总线传输

74LS125管脚图：如图1-13

其特点：三态门的输出除了0态、1态以外，还可以呈现高阻态，或称开路状态。利用三态门可以实现总线结构，还可以实现数据的双向传输。

图1-13 74LS125（四路三态缓冲门）

三、实验仪器及材料 1、双踪示波器 2、元器件

TTL芯片： 74LS00 四2输入与非门 1片 74LS125 三态门 1片 74LS07 集电极开路门 1片 毫安表 0～50mA 1只 电压表 0～5V 2只 四、预习要求

1、阅读本实验原理说明，预习相关内容 2、查阅有关TTL集成电路型号命名规则及管脚确认方法。将每一个实验电路图中集成电路的管脚号都标在电路图上，即为实验接线图（如图1-1所示）。 3、用铅笔将各门电路理论上的逻辑输出值标在真值表上，以便在实验中验证。

7

中国传媒大学南广学院传媒技术学院

五、实验注意事项：

1、正确选择集成电路的型号，在集成电路的管脚图中，只有在管脚标“VCC”接电源+5V，管脚标“GND”接电源“地”后，集成电路才能正常工作（千万不可接反，否则将毁坏集成电路）。门电路的输入端接入高电平（逻辑1态）或低电平（逻辑0态），可由实验箱中逻辑电平开关Ki提供，门电路的输出端可接逻辑电平指示灯L（即发光二极管），由L灯的亮或灭来判断输出是高、低电平。（集成电路的输出端管脚不能与逻辑开关（K）相接，更不能直接接在电源上，否则集成电路会损坏。）

2、用数字表逻辑挡检测TTL门电路的好坏：先将集成电路电源管脚“VCC”和“GND”接通电源，其他管脚悬空，数字表的黑表笔接电源“地”上，红表笔测门电路的输入端，数字表逻辑显示应为1态，如显示为0态则说明TTL门电路输入端内部击穿，门电路坏了，此门电路不能再使用：红表笔测门电路的输出端，输出应符合逻辑门的逻辑关系。例：与非门(74LS00)，两输入端悬空都为逻辑1，输出应符合逻辑与非的关系，测量应为逻辑0态，如果逻辑关系不对，可判断门电路坏了。

3、用数字表测试时应注意表笔必须与被测门电路的引脚直接相接触，以免面包板接触不良而造成错误判断。

4、TTL门电路输入负载特性：当门电路需要在输入端与地之间接入电阻Ri时，因为有输入电流流过Ri，会使输入低电平Ui提高，从而削弱了电路的抗干扰能力，当Ri增大到某一值时Ui会变为高电平，从而使逻辑状态发生改变。

六、实验内容及步骤：

1、 TTL与非门的参数的测试（74LS00）。 （1）空载导通功耗Pon

空载导通功耗Pon的测试电路如图1-2所示。按图接线，合上K1和K2，再合上电源开关，读出电流值ICCL和电压值VCC，记入表1-2。 （2）空载截止功耗Poff

空载截止功耗Poff的测试电路如图1-2所示。按图接线，K1或K2断开，合上电源开关，读出电流值ICCH和电压值VCC，记入表1-2。 （3）低电平输入电流IIL

低电平输入电流IIL的测试电路如图1-3所示。按图接线，读出电流表上显示的电流值记入表1-2。 （4）输出高电平VOH

输出高电平VOH的测试电路如图1-4所示。按图接线，合上K1，断开K2，接通电源，读出电压表上显示的电压值记入表1-2。 （5）输出低电平VOL

输出低电平VOL的测试电路如图1-4所示。按图接线，合上K1和K2，接通电源，读出电压表上显示的电压值记入表1-2。

（6）平均传输延迟时间tpd

8

中国传媒大学南广学院传媒技术学院

平均传输延迟时间tpd的测试电路如图1-14所示。按图接线，3个与非门组成环形振荡器，从示波器中读出振荡周期T，记入表1-2，则平均传输延迟时间tpd=T／6。

图1-14 74LS00平均传输延迟时间tpd的测试电路

（7）扇出系数NO

扇出系数NO的测试电路如图1-7所示。按图接线，1脚和2脚悬空，接通电源，调节电位器Rw，使电压表的值为VOL=0.4V，读出此时的电流表值IOL，记入表1-2，则扇出系数NO=IOL/ IIL

表1-2 TTL器件电参数的测试 参数 VCC ICCL PON VCC ICCH POFF IIL VOH VOL T tpd IOL N0 测量值 （8）电压传输特性曲线

电压传输特性的测试电路如图1-6所示。按图接线，电阻R插入实验箱电阻插孔中，K2拨到高电平，旋转电位器Rw，使V1，逐渐增大，同时读出V1和V2值，其中V1值为输入电压，V2为输出电压。将V1和V2记入表1-3中，并绘出V1- V2的曲线，即电压传输特性曲线。

表1-3 TTL器件电压传输特性 74LS00 序号 V1（V） V2（V） 电压传输特性曲线 1 2 3 4 5 6 7 8 9 10

9

中国传媒大学南广学院传媒技术学院

2、三态门应用 （1）选用与非门(74LS00)和三态门（74LSl25），测试接线图如图1-15所示。 （2）A端输入1Hz方波信号，用指示灯观察输出端F1、F2，并将结果填入表1-4中。

表1-4 三态门功能表 B 控制 输入 输出 EN1＝0 A F1＝ 1 EN1＝1 A F2＝ EN2＝0 A F1＝ 0 EN2＝0 A F2＝

（3）将图1-15中的F1和F2端用导线连接起来实现总线结构，从而实现一根信号线分时传送多组数据。用实验方法验证。

图1-15 74LS125测试线路图 图1-16 集电极开路门测试图

3、集电极开路门（74LS07） （1）按图1-16接线，当外接负载电阻RL为lKΩ时，将结果填入表1-5中。 （2）写出输出F的逻辑表达式：F=_________________

（3）调节电位器，观察集电极开路门外接负载电阻RL的取值对输出电平的影响。

表1-5 OC门线与真值表 输入 输出 A B F 0 0 0 1 1 0 1 1

10 中国传媒大学南广学院传媒技术学院

七、实验报告 1、记录和整理实验测得的数据，分析实验数据和结果，并与器件规范值比较，分析其异同。

2、根据测试所得数据，写出真值表，绘制电压传输特性曲线。 3、简述实验的测量方法，分析实验现象及实验中出现的问题。

11

中国传媒大学南广学院传媒技术学院

实验二 门电路逻辑功能及测试

一、实验目的

1、熟悉门电路逻辑功能。

2、熟悉数字电路箱及示波器使用方法。

二、实验原理

门电路是开关电路的一种，它具有一个或多个输入端，只有一个输出端，当一个或多个输入端有信号时其输出才有信号。门电路在满足一定条件时，按一定规律输出信号，起着开关作用。基本门电路采用与门、或门、非门三种，也可将其组合而构成其它门，如与非门、或非门等。

图2-1为与非门电路原理图，其基本功能是：在输入信号全为高电平时输出才为低电平。输出与输入的逻辑关系为：Y=ABCD

平均传输延迟时间tpd是衡量门电路开关速度的参数。它是指输出波形边沿的0.5Vm点相对于输入波形对应边沿的0.5Vm点的时间延迟。如图2-2所示，门电路的导通延迟时间为tpdL，截止延迟时间为tpdH，则平均传输延迟时间为：

1tpd=(tpdL+tpdH) 。

2图2-3为异或门电路原理图，其基本功能是:当两个输入端相异(即一个为‘0’，另一个为‘1’)时，输出为‘1’；当两个输入端相同时，输出为‘0’。即:Y=A?B=AB+AB。

图2-1与非门电路原理图

2-2门电路导通延迟时间与截止延迟时间

12

中国传媒大学南广学院传媒技术学院

图2-3异或门电路原理图

三、实验仪器及材料 1、双踪示波器 2、器件

74LS00 二输入端四与非门 2片 74LS20 四输入端双与非门 1片 74LS86 二输入端四异或门 1片 74LS04 六反相器 1片

四、预习要求

1、复习门电路工作原理及相应逻辑表达式。 2、熟悉所用集成电路的引脚位置及各引脚用途。 3、了解双踪示波器使用方法。

五、实验内容及步骤

实验前按实验箱的使用说明先检查实验箱电源是否正常。然后选择实验用的集成电路。按自已设计的实验接线图连线，特别注意Vcc及地线不能接错。线接好后经实验指导教师检查无误后方可通电实验。实验中改动接线须先断开电源，接好线后再通电实验。 1、测试门电路逻辑功能 （1）选用双四输入与非门74LS20一只，插入实验板上的IC插座，按图2-1接线，输入端A、B、C、D分别接K1～K4（电平开关输出插口），输出端接电平显示发光二极管（L1～L16任意一个）。

（2）将电平开关按表2-1置位，分别测出输出电压及逻辑状态。

表2-1与非门输出电压及逻辑状态 输 入 输 出 A B C D Y 电压（V） H H H H L H H H L L H H L L L H L L L L 2、异或门逻辑功能测试

13

中国传媒大学南广学院传媒技术学院

图2-4 异或门逻辑功能测试

（1）选取二输入四异或门电路74LS86，按图2-4接线，输入端1、2、4、5接电平开关，输出端A、B、Y接电平显示发光二极管。

（2）将电平开关按表2-2置位，将结果填入表中

表2-2 异或门输出电压及逻辑状态 输 入 输 出 1 2 3 4 A B Y Y电压(V) L L L L H L L L H H L L H H H L H H H H L H L H

3、逻辑电路的逻辑关系

（1）用74LS00，按图2-5、2-6接线，输入输出逻辑关系分别填入表2-3、

表2-4中；

图2-5 图2-6

表2-3 表2-4

14

中国传媒大学南广学院传媒技术学院

四、实验预习要求

1、复习数制方面的有关内容。

2、熟悉集成计数芯片74LS290的逻辑功能及引脚排列。

五、实验内容及步骤

1、集成计数器74LS290功能测试。

按芯片引脚图分别测试74LS290和各种功能（见原理部分）并填入表7-1、表7-2、表7-3中。

表7-1 表7-2 表7-3

2、计数器级连

分别用2片74LS290计数器连成二-五混合进制、十进制计数器。 （1）画出连线电路图。

（2）按图接线，并将输出端接到数码显示器的相应输入端，用单脉冲作为输入脉冲验证设计是否正确。

（3）画出四位十进制计数器连线图并总结多级计数级连规律。 3、任意进制计数器设计

（1）按图7-4接线，并将输出接到显示器上验证。 （2）设计一个六十进制计数器并接线验证。 （3）记录上述实验各级同步波形。

六、实验报告

1、整理实验内容和各实验数据。

2、画出实验内容1、2所要求的电路图及波形图。 3、总结计数器使用特点。

35

中国传媒大学南广学院传媒技术学院

实验八 译码器和数据选择器

一、实验目的

1、熟悉集成译码器。 2、了解集成译码器应用。

二、实验原理

译码器是将给定代码译成相应状态的电路。双2-4线集成变量译码器

74LS139如图8-1所示。每个2-4线译码器有两个输入端（A、B）和四个输出端（Y0、Y1、Y2、Y3）。两个输入端可以输入四种数码，即00、01、10、11，对应的四种输出状态 是0111、1011、1101、1110。G为使能端，当G=0时，译码器能正常工作，当G=1时，不能工作，输出端全部为高电平（即“1”）。

数据选择器有多个输入，一个输出。其功能类似单刀多掷开关，故又称多路开关（MUX）。在控制端的作用下可从多路并行数据中选择一路送输出端。 双4选1数据选择器74LS153如图8-2所示。以其中的一个数据选择器为例，C0、C1、C2、C3为输入端，可同时输入四种不同的数据（信号），Y为被选中的数据的输出端，G为使能端（低电平时工作），A、B为选择控制端。设四个输入端的输入信号分别为C0、C1、C2、C3则其功能如表8-1所示。 表8-1 74LS153功能表 控制 使 能 输 出 B A G Y X X H L L L L C0 L H L C1 H L L C2 H H L C3

三、实验仪器及材料 1、双踪示波器 2、器件

74LS139 双2—4线译码器 1片 74LS153 双4选1数据器 1片 74LS00 二输入端四与非门 1片 四、实验预习要求

1、复习有关译码器和数据选择器的原理。

2、根据实验任务，画出所需的实验线路及记录表格。

36

中国传媒大学南广学院传媒技术学院

五、实验内容及步骤 1、译码器功能测试

将74LS139译码器按图8-1，接线，按表8-2输入电平分别置位，填写输出状态表

图8-1 74LS139译码器 表8-2 2、译码器转换

将双2—4线译码器转换为3—8线译码器。 （1）画出转换电路图。

（2）在实验仪上接线并验证设计是否正确。

（3）设计并填写该3—8线译码器功能表，画出输入、输出波形。 3、数据选择器的测试及应用

将双4选1数据选择器74LS153参照图8-2接线，测试其功能并填写功能表。

（1）将选择端1（G）、2（B）、14（A）脚接逻辑电平开关； （2）将实验仪脉冲信号源中固定连续脉冲4个不同频率的信号接到数据选择器4个输入端：3（250KHz）、4（100KHz）、5（10KHz）、6（1KHz）；将选择端置位，使输出端7（1Y）接示波器，可分别观察到4种不同频率脉冲信号。

（3）分析上述实验结果并总结数据选择器作用。

图8-2

表8-3

37

中国传媒大学南广学院传媒技术学院

六、实验报告

1、画出实验要求的波形图。

2、画出实验内容2、3的接线图。

3、总结译码器和数据选择器的使用体会。

38

中国传媒大学南广学院传媒技术学院

3、测试全加器的逻辑功能。

（1）写出图3-3电路的逻辑表达式。 （2）根据逻辑表达式列真值表。（表3-5） （3）根据真值表画逻辑函数Si、Ci的卡诺图。

图3-3

（4）填写表3-5各点状态。

（5）按原理图选择与非门接线进行测试，将测试结果记入表3-6，并与上表进行比较看逻辑功能是否一致。

表3-5 Ai Bi Ci-1 Y Z X1 X2 X3 Si Ci 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 0 1 1 1 1 表3-6

20

中国传媒大学南广学院传媒技术学院 Ai Bi Ci-1 Ci Si 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 0 0 1 1 1 4、测试用异或、与或和非门组成的全加器的逻辑功能。

全加器可以用两个半加器和两个与门、一个或门组成。在实验中，常用一块双异或门、一个与或非门和一个与非门实现。

（1）画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。

（2）找出异或门、与或非门和非门器件，按自已画出的图接线。接线时注意与或非门中不用的与门输入端接地。

（3）当输入端Ai、Bi及Ci-1为下列情况时，用万用表测量Si和Ci的电位并将其转为逻辑状态填写入下表3-7。

表3-7 输入Ai 0 0 0 0 1 1 1 1 端 Bi 0 0 1 1 0 0 1 1 Ci-1 0 1 0 1 0 1 0 1 输出Si 端 Ci 六、实验报告

1、整理实验数据、图表并对实验结果进行分析讨论。 2、总结组合逻辑电路的分析方法。

21

中国传媒大学南广学院传媒技术学院

实验四 触发器（一）R-S，D，J-K

一、实验目的

1、熟悉并掌握R-S、D、J-K触发器的构成，工作原理和功能测试方法。 2、学会正确使用触发器集成芯片。

3、了解不同逻辑功能FF相互转换的方法。

二、实验原理

1、R-S触发器的逻辑功能

基本R-S触发器的电路如图4-2所示。它的逻辑功能是：

（1）当Sd=1、Rd=0时，Q=0，Q=1，触发器处于“0”状态。 （2）当Sd=0、Rd=1时，Q=1，Q=0，触发器处于“1”状态。 （3）当Sd=1、Rd=1时，触发器保持原状态不变。

（4）当Sd、Rd都为“0”时，触发器两个输出端都是“1”，一旦输入信号同时撤除，即Sd和Rd同时由“0”变为“1”，触发器将由各种偶然因素确定其最终值，是“1”或是“0”无法确定，即触发器状态不定。

2、维持-阻塞型D触发器的逻辑功能

维持-阻塞型D触发器的逻辑符号如图4-3所示。图中Sd、Rd端为异步置1端，置0端，CP为时钟脉冲端。CP脉冲上升沿触发。D触发器的真值表如表4-1所示。其特征方程为:Qn+1 = Dn

表4-1 D触发器的真值表

Dn Qn+1 0 0 1 1 3、J—K触发器的逻辑功能

J--K触发器的逻辑符号如图4-4所示。图中Sd、Rd端为异步置1端，置0端，CP为时钟脉冲端。CP脉冲下降沿触发。

J--K触发器的逻辑功能是：

（1）当J=0、K=0时，触发器维持原状态，Qn+1 = Dn。

（2）当J=0、K=1时，不管触发器的原状态如何，CP作用（下降沿）后，触发器总是处于“0”状态，Qn+1=0 。

（3） 当J=1，K=0时，不管触发器原状态如何，CP作用后，触发器总是处于“1”状态，Qn+1=1 （4）当J=1，K=1时，不管触发器原状态如何，CP作用后，触发器的状态都要翻转，Qn+1 = Qn。

22

中国传媒大学南广学院传媒技术学院

三、实验仪器及材料 1、双踪示波器 2、器件

74LS00 二输入端四与非门 1片 74LS74 双D触发器 1片 74LS112 双J—K触发器 1片

四、预习要求

1、预习RS、D、JK触发器的工作原理，逻辑功能。

2、根据工作原理，预先填写表4-2、表4-3、表4-4。待实验时与实际结果比较。

五、实验内容及步骤

1、基本R—S FF功能测试：

两个TTL与非门首尾相接构成的基本R-SFF的电路如图4-2所示。

图4-2 基本R-S FF电路

（1）试按下面的顺序在Sd、Rd端加信号： Sd=0 Rd=1 Sd=1 Rd=1 Sd=1 Rd=0 Sd=1 Rd=1

观察并记录FF的Q、Q端的状态，将结果填入下表4-2中，并说明在上述各种输入状态下，FF执行的是什么功能？

表4-2 Q 逻辑功能 Q Sd Rd 0 0 0 1 1 0 1 1

23

中国传媒大学南广学院传媒技术学院

（2）Sd端接低电平，Rd端加脉冲。 （3）Sd端接高电平，Rd端加脉冲。

（4）令Rd=Sd，Sd端加脉冲。 记录并观察（2）、（3）、（4）三种情况下，Q、

从中你能否总结出基本R-S FF的Q或Q端的状态改变和输入端Sd、Q端的状态。

Rd的关系。

（5）当Sd、Rd都接低电平时，观察Q、Q端的状态。当Sd、Rd同时由低电平跳为高电平时，注意观察Q、Q端的状态，重复3～5次看Q、Q端的状态是

否相同，以正确理解“不定”状态的含义。

2、维持-阻塞型D触发器功能测试

双D型正边沿维持-阻塞型触发器74LS74的逻辑符号如图4-3所示 试按下面步骤做实验

图4-3 D FF逻辑符号

（1）分别在Sd、Rd端加低电平，观察并记录Q、Q端的状态。

（2）令Sd、Rd端为高电平，D端分别接高，低电平，用点动脉冲作为CP，观察并记录当CP为O、↑、1、↓时Q端状态的变化。

（3）当Sd=Rd=1、CP=0（或CP=1），改变D端信号，观察Q端的状态是否变化？整理以上实验数据，将结果填入下表4-3中。

（4）令Sd=Rd=1，将D和Q端相连，CP加连续脉冲，用双踪示波器观察并记录Q相对于CP的波形。

表4-3 Sd Rd CP X X 24

D X X 0 1 Qn Qn-1 0 1 1 1

1 0 1 1 0 1 0 1 0 1 0

本文来源：https://www.bwwdw.com/article/jp62.html