复杂数字系统设计方法

复杂数字系统设计方法

李曦

d5bd6c1b0b1c59eef9c7b40ctc

Hardware and software design

主要内容

?目的

–理解现代数字系统设计的过程和方法

?内容

–芯片制造流程

–EDA方法

–ASIC与FPGA

–可重构计算

–基于IP的设计

–SOC设计

–ASIP设计

–基于ADL的设计方法

llxx@d5bd6c1b0b1c59eef9c7b40c3/125

电子系统——智能手机

llxx@d5bd6c1b0b1c59eef9c7b40c4/125

电子系统设计

?板级设计–印刷电路板PCB ?Protel2000–电路模拟?SPICE

?电子系统分类

–模拟系统

–数字系统

?通用集成电路

?专用集成电路llxx@d5bd6c1b0b1c59eef9c7b40c 5/125?专用芯片设计

–MAXplusII

–模数混合系统?现代EDA 方法特征

–设计自动化与并行化

?采用统一的数据库，使得一个软件工具的执行结果马上可被另一个软件工具所使用

–成果规范化

?均采用HDL 语言描述设计

半导体芯片的生產流程

?IC 設計

?IC 製造（Foundry ）

?IC 封裝

llxx@d5bd6c1b0b1c59eef9c7b40c 6/125–切割及封裝，封裝廠

?IC 測試

–晶圓測試（Wafer Probe ）：对生產的晶圓進行測試?电气性能测试

–成品測試（Final Test ）：质量检查

芯片制造

?几何设计（版图设计）

?光刻

–在硅片上刻划

?生成晶体管，互连

8

IC 制造工艺进步

llxx@d5bd6c1b0b1c59eef9c7b40c 9/125?

KAM et al.: EDA CHALLENGES FACING FUTURE MICROPROCESSOR DESIGN ?IEEE TRANSACTIONS ON COMPUTER AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, VOL. 19, NO. 12, DECEMBER 2000

EDA 设计?设计任务–系统设计–逻辑设计–电路设计–参数设计–版图设计–PCB 设计llxx@d5bd6c1b0b1c59eef9c7b40c 10/125

–功能仿真

–自动测试

–。。。?前端设计–芯片逻辑–模拟验证?后端设计–VLSI 版图验证–器件设计

系统级设计描述形式Gajski’s Y-chart

行为特征

物理特征

系统级寄存器传输级

逻辑门级电路级版图级(开关级)

行为综合（高层综合）

性能、算法

传输方程布尔方程微分方程

芯面安排

平面布局单元布局

掩膜几何系统模拟芯片设计——行为到结构的映射

12/125

结构特征

逻辑综合版图综合

PMS 单元Reg 、ALU gate 、ff Transistor ?问题域?设计层次?描述方法?综合技术?仿真技术

功能模拟逻辑模拟定时分析电路模拟

设计层次

?处理器级（体系结构级、行为级、系统级）–部件：CPU 、MEM 、I/O 设备、BUS

?RTL 级

–部件

组合电路：多路开关、译码llxx@d5bd6c1b0b1c59eef9c7b40c 13/125?/编码器、加法器、ALU 、PLD 、word gates

?时序电路：寄存器、移位寄存器、计数器、PLD ?门级（逻辑级）

–部件：逻辑门、触发器

设计描述的不同层次

面临的问题

?产品规模越来越大

–1000万等效门（几千

万晶体管）

?功能越来越复杂

–正确性保证

?验证、仿真、测试

?设计周期TTM

–高层次综合

–复用（IP）

llxx@d5bd6c1b0b1c59eef9c7b40c15/125

设计能力

?传统设计能力的度量：每天提交的门数

–1981 芯片容量为10,000个晶体管

?需要100个设计师工作一个月

–2002 芯片容量达到1亿五千万个晶体管

?需要30,000个设计师工作一个月（150,000,000 / 5,000

transistors/month ），设计师的成本从$1M 增长到$300M

?新的度量方法：在一定时间内（TTM ）所提交的功能

llxx@d5bd6c1b0b1c59eef9c7b40c 16/12510,000

1,0001001010.10.010.001Logic transistors per chip (in millions)100,00010,000

1000

100

10

1

0.1

0.01Productivity (K) Trans./Staff-Mo.

IC capacity productivity Gap

EDA(Electronic Design Automation)?70’s ，CAD

–图形编辑、DRC ，版图设计

?80’s ，CAE

–原理图输入、模拟验证、逻辑综合、芯片布图、llxx@d5bd6c1b0b1c59eef9c7b40c 17/125PCB 布图

?90’s ，EDA/ESAD

–HDL （行为描述）、自顶向下、高层次综合、可重用性

?2000+

–采用IP 技术，面向SOC

Enter System Level DesignIP Block and Processor Model Inter Block Communication Model HDL Wire Load abstract
IP Blocks
RTL
abstract
Gate Level Model Capacity Load
cluster
RTL Clusters
SW Models
abstract
cluster
1970’s
1980’sllxx@d5bd6c1b0b1c59eef9c7b40c
abstract
Transistor Model Capacity Load
cluster
1990’s
Year 2000 +18/125

芯片设计流程——TopDown 设计方法

规格设计

行为级描述

逻辑综合、优化

门级仿真

llxx@d5bd6c1b0b1c59eef9c7b40c 19/125行为级仿真RTL 级描述RTL 级仿真定时检查

门级网表输出

ASIC 流片FPGA

理想数模混合llxx@d5bd6c1b0b1c59eef9c7b40c 20/125系统集成设计流程

常见EDA工具

?Cadence’s Verilog-XL

?Mentor Graphics’ FPGA Advantage2000–图形化输入工具-Renoir

–功能仿真与时序验证-ModelSim

–逻辑综合工具-Exemplar

?Altera’s MAX+PLUS II & Quartus

–设计输入、编译、仿真、器件编程?Aldec’s Active-VHDL

–设计输入、编译、仿真

llxx@d5bd6c1b0b1c59eef9c7b40c21/125

本文来源：https://www.bwwdw.com/article/jj7l.html