大学计算机组成原理期末考试试卷 附答案！（最新）

一、单项选择题

1.运算器和控制器合称为( ) A.主机 C.ALU

4.补码加法运算是指( )

A.操作数用补码表示，符号位单独处理 B.操作数用补码表示，连同符号位一起相加 C.操作数用补码表示，将加数变补，然后相加 D.操作数用补码表示，将被加数变补，然后相加 5.动态RAM存储信息依靠的是( ) A.电容 C.晶体管

B.双稳态触发器 D.磁场 B.外设 D.CPU

6.下列存储器中，属于半导体存储器的是( ) A.硬盘 C.软盘

B.动态存储器 D.光盘

7.对于容量为8KB的存储器，寻址所需最小地址位数为( ) A.2 C.12

8.一条机器指令中通常包含的信息有( ) A.操作码、控制码 C.地址码、寄存器号

9.下列指令助记符中表示减法操作的是( ) A.ADD C.AND

B.SUB D.NEG

B.操作码、立即数 D.操作码、地址码 B.3 D.13

10.从主存中取回到CPU中的指令存放位置是( ) A.指令寄存器 C.程序计数器

11.指令执行所需的操作数不会来自( ) ．．A.指令本身 C.寄存器

12.微程序控制器将微程序存放在( ) A.主存中 C.ROM中

B.寄存器中 D.RAM中 B.主存 D.控制器 B.状态寄存器 D.数据寄存器

13.在一个串行传输系统中，每秒可传输12个字节的数据，其比特率是( ) A.8bps C.96bps

14.并行接口是指( )

A.仅接口与外围设备之间采取并行传送 B.仅接口与系统总线之间采取并行传送 C.接口的两侧均采取并行传送 D.接口内部只能并行传送

15.在磁盘中实现输入输出的数据传送方式( ) A.只采取程序查询等待方式 C.只采取DMA方式

1.定点小数的补码表示范围是( ) A.-1+2-n≤X≤1-2-n C.-1≤X≤1-2-n

3.在计算机中磁盘存储器一般用作( C ) A.主存 C.辅存

B.高速缓存 D.只读存储器 B.-1+2-n≤X≤1+2-n D.-1≤X≤1+2-n

B.只采取程序中断方式 D.既有DMA方式，也有中断方式 B.12bps D.任意

4.为了减少指令中的地址个数，采用的有效办法是( D ) A.寄存器寻址 C.变址寻址

B.立即寻址 D.隐地址

5.组合逻辑控制器与微程序控制器相比( B ) A.组合逻辑控制器的时序系统比较简单 B.微程序控制器的时序系统比较简单 C.两者的时序系统复杂程度相同 D.微程序控制器的硬件设计比较复杂

8.二进制补码定点小数1.101表示的十进制数是( C ) A.+1.625 C.-0.375

B.-0.101 D.-0.625

9.用1K×4的存储芯片组成4KB存储器，需要几片这样的芯片?( A ) A.8片 C.2片

10.一地址指令是指( C ) A.只能对单操作数进行加工处理

B.4片 D.1片

B.只能对双操作数进行加工处理 C.既能处理单操作数也能处理双操作数 D.必须隐含提供另一个操作数 11.微程序存放在( C ) A.堆栈存储器中 C.控制存储器中

12.CPU响应DMA请求的时间是( B ) A.必须在一条指令执行完毕时 C.可在任一时钟周期结束时 13.在同步控制方式中( A ) A.每个时钟周期长度固定 C.每个工作周期长度固定 14.CPU响应中断请求( C ) A.可在任一时钟周期结束时 C.可在一条指令结束时

14．CPU响应中断请求是在( A ) A．一个时钟周期结束时 C．一条指令结束时

15.串行接口是指( B ) A.接口与系统总线之间为串行传送 C.接口的两侧都为串行传送

B.接口与外设之间为串行传送 D.接口内部只能串行传送 B．一个总线周期结束时 D．一段程序结束时 B.可在任一总线周期结束时 D.必须在一段程序结束时 B.各指令的时钟周期数不变 D.各指令的工作周期数不变 B.必须在一个总线周期结束时 D.在判明没有中断请求之后 B.主存储器中 D.辅助存储器中

3．若16进制数为13F，则其对应的八进制数为( B ) A．377 C．577

B．477 D．677

4．在下列存储器中，属于顺序存取存储器的是( D ) A．U盘 C．磁盘

B．光盘 D．磁带

5．在下列浮点数的表示中，属于规格化编码的是( A ) A．1.101l×2-3 C．0.0101×2-3

B．1.001l×23 D．0.001l×23

7．在下列磁盘数据记录方式中，不具有自同步能力的方式是( C ) ．．．A．FM C．NRZl

B．PM D．MFM

8．寄存器堆栈初始化时堆栈指针SP的值为( A ) A．0 C．栈顶地址

B．1 D．最大地址

9．采用直接寻址方式的操作数存放在( B ) A．某个寄存器中 C．指令中

11．比较硬连线控制器和微程序控制器，下列说法正确的是( A ) A．硬连线控制器结构简单规整 C．微程序控制器执行速度快

13．下列总线或接口中不属于串行方式的是( D ) ．．．A．PCI C．UART

15．控制DMA数据传送的是( A ) A．DMA控制器

B．CPU B．RS232 D．USB

B．硬连线控制器执行速度慢

D．微程序控制器容易实现复杂指令控制 B．某个存储器单元中 D．输入／输出端口中

C．外设 D．主存 3.n+l位定点小数的反码表示范围是（ A ） A.-1+2-n≤X≤1-2-n B.-2n+1≤X≤2n-1 C.-1-2n≤X≤1+2n D.-2n≤X≤-2n+1

5.若地址总线为A15（高位）～A0（低位），若用4KB的存储芯片组成8KB存储器，则加在 各存储芯片上的地址线是（ D ） A.A11～A0 B.A10～A0 C.A9～A0 D.A8～A0

7.在存储器堆栈结构中，在栈底为最大地址的堆栈操作中压栈是指（ D ） A.先使SP减1，再将数据存入SP所指单元 B.先使SP加l，再将数据存入SP所指单元 C.先将数据存入SP所指单元，再将SP减l D.先将数据存入SP所指单元，再将SP加1

8.下列寻址方式中，执行速度最快的是（ A ） A.寄存器寻址 B.相对寻址 C.直接寻址 D.存储器间接寻址 9.采用微序控制的主要目的是（ B ） A.提高速度 B.简化控制器设计与结构

C.使功能很简单的控制器能降低成本 D.不再需要机器语言 10.采用异步控制的目的是（ A ） A.提高执行速度 B.简化控制时序 C.降低控制器成本 D.支持微程序控制方式

12.外部设备接口是指（ C ） A.CPU与系统总线之间的逻辑部件 B.系统总线与外部设备之间的逻辑部件 C.主存与外围设备之间的逻辑部件 D.运算器与外围设备之间的逻辑部件 13.在磁盘中实现输入输出数据传送的方式（ C ） A.只采取程序查询等待方式 B.只采取程序中断方式 C.只采取DMA方式 D.既有DMA方式，也有中断方式 14.在CPU中，指令寄存器IR用来存放（ A ） A.正在执行的指令 B.即将执行的指令 C.已执行的指令 D.指令地址 15.中断屏蔽字的作用是（ B ） A.暂停外设对主存的访问 B.暂停对某些中断的响应 C.暂停对一切中断的响应 D.暂停CPU对主存的访问 4.在下列存储器中，属于挥发性的存储器是（ D ） A.ROM B.光盘 C.磁盘 D.RAM

7.一地址指令是指（ B ）

A.只能对单操作数进行加工处理 B.只能对双操作数进行加工处理 C.既能处理单操作数也能处理双操作数 D.必须隐含提供另一个操作数 8.下列寻址方式中，执行速度最快的是（ A ） A.立即寻址 B.寄存器间接寻址 C.直接寻址 D.相对寻址 9.在微程序控制中，机器指令和微指令的关系是（ B ） A.每一条机器指令由一条微指令来解释执行 B.每一条机器指令由一段微指令序列来解释执行

C.一段机器指令组成的工作程序，可由一条微指令来解释执行 D.一条微指令由若干条机器指令组成 10.同步控制方式是指（ C ） A.各指令的执行时间相同 B.各指令占用的节拍数相同 C.由统一的时序信号进行定时控制 D.必须采用微程序控制方式 11.CPU可直接访问的存储器是（ D ） A.虚拟存储器 B.磁盘存储器 C.磁带存储器 D.主存储器

14.在CPU中，程序计数器PC用来存放（ D ） A.现行指令 B.下条指令 C.操作数的地址 D.下条指令的地址 15.在磁盘的各磁道中（ B ）

两种。

10.主存储器和CPU之间增加高速缓冲存储器的目的是解决__CPU和主存之间速度不匹配。 11.能被CPU直接访问的存储器是 内存储器。

12.在定点二进制运算器中， 减法运算一般通过 补码运算的二进制加法器（利用补码化为加法）来实现。

13.如指令中的地址码就是操作数的有效地址，那么这种寻址方式称为操作数的寻址方式。 14.PCI总线是64 位的。 15.循环冗余码简称为多项式 码。

16.寄存器间接寻址方式中，操作数处在内存中。 17.用浮点数来表示的优点是数值范围不受限制 与 表示格式不受限制 。 18.运算器的主要功能是进行算术运算 与 逻辑运算 运算。

19.目前计算机进行DMA传送时，CPU一般是要让出对系统总线的控制权，交给DMA

控制。

二、计算题（本大题共4小题，每小题6分，共2４分）

3. 现有一个64K×2位的存储器芯片，欲设计具有同样存储容量的芯片，应如何安排地址线和数据线引脚的数目，使两者之和最小。并说明有几种解答。

解：设地址线x根，数据线y根，则

2x·y=64K×2 若 y=1 x=17 y=2 x=16 y=4 x=15 y=8 x=14

因此，当数据线为1或2时，引脚之和为18

4.用补码运算方法求X+Y=？X-Y=? X=0.1001

Y=0.1100

解：X补=0.1001 Y补=0.1100 X+Y=X补+Y补=0.0101

5.已知：X=0.1011,Y=－0.0101,求：［X］补，［Y］补，［X+Y］补 解： [X]补=0.1011 ［Y］补=1.1011 ［X+Y］补=[X]补+［Y］补=0.0110

1. 有4K×4bit的RAM存储器芯片，要组成一个64K×8bit的存储器，计算总共需要多少

RAM芯片，其中多少芯片构成并联?多少个芯片组地址串联? 解：需要RAM芯片=64K×8bit/(4K×4bit)=32

并联是由于数据线扩大了，由于8bit/4bit＝2，所以两组芯片地址并联 串联是地址线的原因，64/4＝16，故而每组有16个芯片串联 6.一台计算机它的地址线是20位，则它的内存最大容量是多少? 解：内存最大容量是：2的20次方=1MB 7.若某数x的真值为-0.11010，用补码表示。 解：真值=1.11010 反码=1.00101 补码=1.00110

3、（8分）已知某8位机的主存采用半导体存贮器，地址码为18位，若使用4K×4位RAM芯片组成该机所允许的最大主存空间，并选用模块条的形式，问：（1）若每个模块为32K×8位，共需几个模块？（2）每个模块内共有多少片RAM芯片？（3）主存共需多少RAM芯片？CPU如何选择各模块？

解：(1)2的18次方*8=256K*8； 所需模块:256k*8/(32k*8)=8

(2)需要的RAM芯片：32K*8/（4K*4）=16

(3)共需芯片：16*8=128为了选择各模块，需使用3:8译码器，即3根地址线 选择模条。 二、名词解释题(本大题共3小题，每小题3分，共9分) 16.随机访问存储器(RAM)：能够快速方便地访问任何地址中的内容，访问的速度与存储位置无关。

17.地址码：指的是下一条指令所在位置

16.堆栈指针：堆栈——数据的写入写出不需要地址,按先进后出的顺序读取数据的存储区. 指针——是一个用来指示一个内存地址的计算机语言的变量或中央处理器(CPU)中寄存器(Register)

17.硬连线控制器：是由基本逻辑电路组成的，对指令中的操作码进行译码， 并产生相应的时序控制信号的部件，又称组合逻辑控制器。

硬连线逻辑——一种控制器逻辑，用一个时序电路产生时间控制信号，采用组合逻辑电路实现各种控制功能。

18.并行传输——每个数据位都需要单独一条传输线，所有的数据位同时进行传输。（在采用并行传输方式的总线中，除了有传输数据的线路外，还可以具有传输地址和控制信号的线路，地址线用于选择存储单元和设备，控制线用于传递操作信号）

16．中断嵌套——多级中断系统中，CPU在处理一个中断的过程中又去响应另一个中断请求；

17．微地址寄存器——微地址寄存器是微程序控制器设计结构的组成部分。

18．寻址方式——是指确定本条指令的数据地址，以及下一条将要执行的指令地址的方法。 16．RAM——随机访问存储器，能够快速方便的访问地址中的内容，访问的速度与存储位置无关。

17．指令系统——计算机中各种指令的集合。

18．显示器分辨率——是衡量显示器的一种标准，以图像的点数（像素）为单位，显示器分辨率越高其显示器就越好；

16.主机——主机中包含了除输入输出设备以外的所有电路部件，是一个能够独立工作的系统。

17.ROM——只读存储器，一种只能读取数据不能写入数据的存储器。

18.指令周期：从一条指令的启动到下一条指令启动的间隔时间。 21.微程序——存储在控制存储中的完成指令功能的程序，由微指令组成。 22.并行总线接口——I/O接口模板和外设的数据交换为并行方式。（并行数据接口） 23.分辨率：是衡量显示器显示清晰度的指标，以像素的个数为标志。 16．CPU——中央处理器，是计算机的核心部件，同运算器和控制器构成。

17．Cache命中——CPU访问主存的数据或代码存在于cache中的情形时，称为Cache命中； 18．总线周期——是总线接口部件完成一个取指令或传送数据的完整操作所需的最少时钟周期数。

22.主设备：在通过总线进行数据传输的多个设备中，获得总线控制权的设备称为总线的主设备。

五、设计题(本大题共1小题，13分)

27．用8K×8位／片的存储芯片构成32KB存储器，地址线为A15(高)～A0(低)。 (1)需要几片这种存储芯片?

(2)32KB存储器共需要几位地址?是哪几位地址线? (3)加至各芯片的地址线有几位?是哪几位地址线? (4)用于产生片选信号的地址线是哪几位(译码法)?

1.异步通信方式传送ASCII码，数据位7位，奇校验1位，停止位1位。计算当波特率为4800时，字符传送的速率是多少？每个数据位的时间长度是多少？数据位的传送速率是多少？

解：4800波特/10=480字符/秒

每个数据位时间长度T=1/4800=0.208ms 数据位传送速率8×480=3840位/秒

2.用16k×8位的SRAM芯片构成64K×16位的存储器，请计算出该存储器需要多少片SRAM芯片？多少根地址线接入芯片内部译码？多少根地址线作为片选译码？ 解：芯片：64K*16/（16K*8）=8

芯片内部译码：2的N次方=16 k N=14 片选译码：16-14=2

3.CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns,主存存取周期为250ns,求cache的命中率和平均访问时间。 解：（１）命中率H = Nc / (Nc + Nm) = 1900 / (1900 + 100) = 0.95 主存慢于cache的倍率 r = tm / tc = 250ns / 50ns = 5 访问效率 e = 1 / [r+(1-r)H] = 1 / [5+(1-5)]×0.95 = 83.3% （２）平均访问时间 ta = tc / e = 50ns / 0.833 = 60 ns

4. 将十进制数354 转换成二进制数、十六进制数和压缩BCD数。 解： 354=101100010 B 354=162H

354的压缩BCD数是162

5.两个8位带符号的补码数X=87H， Y=F5H, 求算术运算：(X+Y)补=?是否溢出?并说明原因。 解：X=87H转换成二进制得：10000111 Y=F5H转换成二进制得：11110101 X补=010000111 Y补=011110101

(X+Y)补=x补+y补=101111100 结果负溢出

本文来源：https://www.bwwdw.com/article/jbur.html