s3c2440全套中文手册(无水印版)

无水印

S3C2440A

32位CMOS RISC

微控制器 用户手册

无水印

S3C2440A RISC微处理器 产品概述

1

引言

产品概述

此用户手册描述的是三星公司的16/32位精简指令集（RISC）微处理器S3C2440A。三星公司的S3C2440A为手持设备和普通应用提供了低功耗和高性能的小型芯片微控制器的解决方案。为了降低整体系统成本，S3C2440A还提供了以下丰富的内部设备。

S3C2440A基于ARM920T核心，0.13µm的CMOS标准宏单元和存储器单元。低功耗，简单，精致，且全静态设计特别适合于对成本和功率敏感型的应用。它采用了新的总线架构如先进微控制总线构架（AMBA）。

S3C2440A 的突出特点是其处理器核心，是一个由Advanced RISC Machines（ARM）公司设计的16/32位ARM920T的RISC处理器。ARM920T实现了MMU，AMBA总线和哈佛结构高速缓冲体系结构。这一结构具有独立的16KB指令高速缓存和16KB数据高速缓存。每个都是由具有8字长的行(line)组成。

通过提供一套完整的通用系统外设，S3C2440A减少整体系统成本和无需配置额外的组件。综合对芯片的功能描述,本手册将介绍 S3C2440A 集成的以下片上功能：

●1.2V内核供电, 1.8V/2.5V/3.3V储存器供电, 3.3V外部I/O供电，具备16KB的指令缓存和16KB的数据缓存和MMU的微处理器

●外部存储控制器（SDRAM控制和片选逻辑）

●LCD控制器（最大支持4K色STN和256K色TFT）提供1通道LCD专用DMA●4通道DMA并有外部请求引脚

●3通道UART（IrDA1.0, 64字节发送FIFO和64字节接收FIFO）●2通道SPI

●1通道IIC总线接口（支持多主机）●1通道IIS总线音频编码器接口●AC’97编解码器接口

●兼容SD主接口协议1.0版和MMC卡协议2.11兼容版●2通道USB主机/1通道USB设备（1.1版）

●4 通道PWM定时器和1通道内部定时器/看门狗定时器●8通道10位ADC和触摸屏接口●具有日历功能的RTC

●摄像头接口（最大支持4096×4096像素输入；2048×2048像素输入支持缩放）●130个通用I/O口和24通道外部中断源●具有普通，慢速，空闲和掉电模式●具有PLL片上时钟发生器

1-1

无水印

产品概述 特性

体系结构

●手持设备的完整系统和普通嵌入式应用

●16/32位RISC体系架构和ARM920T CPU核心的强大的指令集

●增强型ARM架构MMU以支持WinCE，EPOC 32和Linux

●指令高速缓存，数据高速缓存，写缓冲和物理地址TAG RAM以减少执行主存储器带宽和延迟性能的影响

●ARM920T CPU核支持ARM调试架构

●内部先进微控制器总线架构（AMBA）（AMBA2.0，AHB/APB）系统管理 ●支持大/小端

●地址空间：每Bank 128M字节（总共1G字节）●支持可编程的每Bank 8/16/32位数据总线宽度●BANK0到BANK6固定Bank的起始地址●BANK7具有可编程Bank起始地址和大小●8个存储器Bank：

●六个存储器Bank为ROM，SRAM和其它●两个存储器Bank为ROM/SRAM/ SDRAM●所有存储器具备完整可编程访问周期●支持外部等待信号来扩展总线周期●支持SDRAM掉电时自刷新模式

●支持从各种类型ROM启动（NOR/NAND Flash，EEPROM或其它）

NAND Flash启动引导（BootLoader） ●支持从NAND Flash启动●4KB的启动内部缓冲区

●支持启动后NAND flash作为存储器●支持先进NAND Flash

1-2

S3C2440A RISC微处理器

高速缓存存储器

●64路指令缓存（16KB）和数据缓存（16KB）的组相联高速缓存

●每行8字长度，其中含一个有效位和两个dirty位●伪随机或循环robin置换算法

●执行直写或回写高速缓存刷新主存储器●写缓冲区可以保存16字的数据和4个地址时钟和电源管理 ●片上MPLL和UPLL：

UPLL产生时钟运作USB主机/设备

MPLL产生时钟运作1.3V下最高400MHz的MCU●用软件可以有选择的提供时钟给各功能模块●电源模式：普通、慢速、空闲和睡眠模式普通模式：正常运行模式慢速模式：无PLL的低频率时钟空闲模式：只停止CPU的时钟

睡眠模式：关闭包括所有外设的核心电源

●EINT[15:0]或RTC闹钟中断触发从睡眠模式中唤醒中断控制器

●60个中断源（1个看门狗，5个定时器， 9个UART，24个外部中断，4个DMA，2个RTC，2个ADC，1个IIC，2个SPI，1个SDI，2个USB，1个LCD，1个电池故障，1个NAND，2个摄像头，1个AC’97） ●外部中断源中电平/边沿模式●可编程边沿和电平的极性

●支持快速中断请求（FIQ）给非常紧急的中断请求脉宽调制（PWM）定时器

●4通道16位具有PWM功能的定时器，1通道16位基于DMA或基于中断运行的内部定时器●可编程的占空比，频率和极性●能产生死区●支持外部时钟源。

无水印

S3C2440A RISC微处理器 特性（续）

RCT（实时时钟）

●完整时钟特性：毫秒、秒、分、时、星期、日、月和年

●工作在32.768KHz时钟频率●闹钟中断●时钟节拍中断通用输入/输出端口 ●24个外部中断端口●130个复用输入/输出端口DMA控制器

●4通道DMA控制器

●支持存储器到存储器，IO口到存储器，存储器到IO口和IO口到IO口的传输

●采用触发传输模式来提高传输速率UART

●3通道基于DMA或基于中断运行的UART●支持5位、6位、7位、或8位串行数据发送/接收

●支持UART运行在外部时钟（UEXTCLK）●可编程波特率●支持IrDA 1.0●测试用回环模式

●每个通道都包含内部64位发送FIFO和64位接收FIFO

A/D转换器和触屏接口 ●8通道多路复用ADC

●最高500KSPS和10位分辨率●内置FET给线性触屏接口IIC总线接口

●1通道多主机IIC总线

●串行，8位，可在标准模式100Kbit/s下或快速模式400Kbit/s下进行双向数据传输

产品概述

LCD控制器STN LCD显示特性

●支持3种类型STN LCD面板：4位双扫描，4位单扫描和8位单扫描显示类型

●支持单色模式，4阶灰度，16阶灰度，256色和4096色的STN LCD●支持多种屏幕尺寸

–实际屏幕尺寸典型值：640x480，320x240，160x160和其它

–最大帧缓冲区大小为4M字节

–256色模式下最大实际屏幕尺寸：4096×1024，2048×2048，1024×4096和其它

TFT（薄膜晶体管）彩色显示特性

●支持彩色TFT的1、2、4或8 bpp(位/像素)调色显示

●支持彩色TFT的16，24 bpp非调色真彩显示●支持在24 bpp模式下最大16M色的TFT●内嵌

LPC3600

时序控制器，支持

LTS350Q1-PD1/2（三星3.5吋竖屏/256K色/反光型a-Si TFT LCD）●内嵌

LCC3600

时序控制器，支持

LTS350Q1-PE1/2（三星3.5吋竖屏/256K色/半透型a-Si TFT LCD）●支持多种屏幕尺寸

–实际屏幕尺寸典型值：640x480，320x240，160x160和其它

–最大帧缓冲区大小为4M字节

–64K色模式下最大实际屏幕尺寸：2048x1024和其它

看门狗定时器

●16位看门狗定时器●中断请求或系统复位超时

1-3

无水印

产品概述 特性（续）

IIS总线接口

●1通道IIS总线，运行在基于DMA音频接口●串行，8/16位每通道数据传输

●发送/接收具备128字节（64字节+64字节）FIFO●支持IIS格式和MSB-justified数据格式AC’97音频编解码器接口 ●支持16位采样

●1通道立体声PCM输入，1通道立体声PCM输出和1通道MIC输入USB主机（Host） ●2个USB主机端口●遵从OHCI Rev. 1.0●兼容USB规格1.1版本USB设备（Device） ●1个USB设备端口●5个USB设备端点●兼容USB规格1.1版本SD主机接口

●正常，中断和DMA数据传输模式（可按字节，半字，字传输）

●支持DMA burst4访问（只支持字传输）●兼容SD记忆卡协议1.0版本●兼容SDIO卡协议1.0版本●发送/接收具备64字节FIFO●兼容MMC卡协议2.11版本

1-4

S3C2440A RISC微处理器

SPI接口

●兼容2通道SPI接口协议2.11版本●发送/接收具备2个8位移位寄存器●基于DMA或基于中断运行摄像头接口

●支持ITU-R BT 601/656 8位模式●发送/接收具备2个8位移位寄存器●基于DMA或基于中断运行●DZI（数字放大）能力●可编程视频同步信号极性

●最大支持4096 x 4096像素输入（2048 x 2048像素输入时支持缩放）

●图像镜像和旋转（X轴镜像，Y轴镜像和180°旋转）

●格式化摄像头输出（RGB 16/24位和YCbCr4:2:0/4:2:2格式）工作电压范围

●核心电压： 300MHz下1.20V

400MHz下1.30V

●存储器电压： 1.8V/2.5V/3.0V/3.3V●I/O口电压： 3.3V工作频率

●Fclk最高400MHz●Hclk最高136MHz●Pclk最高68MHz封装

●289-FBGA

无水印

S3C2440A RISC微处理器 产品概述

方框图

图1-1. S3C2440A方框图

1-5

无水印

产品概述 S3C2440A RISC微处理器

引脚分配

1-6

无水印

S3C2440A RISC微处理器 产品概述

表1-1. 289管脚FBGA引脚分配–管脚号顺序(1/2)

管脚号 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 A16 A17 B1 B2 B3 B4 B5 B6 B7 B8 B9 B10 B11 B12 B13 B14 B15 B16 B17 C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 C13 C14 C15 C16 C17

管脚名称

VDDi SCKE VSSi VSSi

VSSMOP VDDi VSSMOP ADDR10 VDDMOP VDDi VSSMOP VSSi DATA3 DATA7 VSSMOP VDDi DATA10 VSSMOP

nGCS1/GPA12 SCLK1 SCLK0 nBE1 VDDMOP ADDR2 ADDR9 ADDR12 VSSi VDDi

VDDMOP VSSMOP VDDMOP DATA9 VDDMOP DATA15 VDDMOP

nGCS5/GPA16 nGCS2/GPA13 nGCS3/GPA14 nOE nSRAS ADDR4 ADDR11 ADDR15

ADDR21/GPA6 ADDR24/GPA9 DATA1 DATA6 DATA11 DATA13 DATA16 VSSi

管脚号 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 D15 D16 D17 E1 E2 E3 E4 E5 E6 E7 E8 E9 E10 E11 E12 E13 E14 E15 E16 E17 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17

管脚名称

ALE/GPA18 nGCS6

nGCS4/GPA15 nBE0 nBE2 nSCAS ADDR7 ADDR5

ADDR16/GPA1 ADDR20/GPA5 ADDR26/GPA11 DATA0 DATA8 DATA14 DATA12 VSSMOP VSSMOP nFRE/GPA20 VSSMOP nGCS7 nWAIT nBE3 nWE ADDR1 ADDR6 ADDR14

ADDR23/GPA8 DATA2 DATA20 DATA19 DATA18 DATA17 DATA21 DATA24 VDDi VSSi

nFWE/GPA19 nFCE/GPA22 CLE/GPA17 nGCS0

ADDR0/GPA0 ADDR3

ADDR18/GPA3 DATA4 DATA5 DATA27 DATA31 DATA26 DATA22 VDDi

VDDMOP 管脚号 G1 G2 G3 G4 G5 G6 G7 G8 G9 G10 G11 G12 G13 G14 G15 G16 G17 H1 H2 H3 H4 H5 H6 H7 H8 H9 H10 H11 H12 H13 H14 H15 H16 H17 J1 J2 J3 J4 J5 J6 J7 J8 J9 J10 J11 J12 J13 J14 J15 J16 J17

管脚名称

VSSOP

CAMHREF/GPJ10 CAMDATA1/GPJ1 VDDalive

CAMPCLK/GPJ8 FRnB

CAMVSYNC/GPJ9 ADDR8

ADDR17/GPA2 ADDR25/GPA10 DATA28 DATA25 DATA23 XTIpll XTOpll DATA29 VSSi VSSiarm

CAMDATA7/GPJ7 CAMDATA4/GPJ4 CAMDATA3/GPJ3 CAMDATA2/GPJ2 CAMDATA0/GPJ0 CAMDATA5/GPJ5 ADDR13

ADDR19/GPA4 ADDR22/GPA7 VSSOP EXTCLK DATA30

N BATT_FLT nTRST nRESET TDI VDDOP VDDiarm

CAMCLKOUT/GPJ11 CAMRESET/GPJ12 TOUT1/GPB1 TOUT0/GPB0 TOUT2/GPB2 CAMDATA6/GPJ6 SDDAT3/GPE10 EINT10/nSS0/GPG2 TXD2/nRTS1/GPH6 PWREN TCK TMS

RXD2/nCTS1/GPH7 TDO

VDDalive

1-7

无水印

产品概述 S3C2440A RISC微处理器

表1-1. 289管脚FBGA引脚分配–管脚号顺序(2/2)（续）

管脚号 K1 K2 K3 K4 K5 K6 K7 K8 K9 K10 K11 K12 K13 K14 K15 K16 K17 L1 L2 L3 L4 L5 L6 L7 L8 L9 L10 L11 L12 L13 L14 L15 L16 L17 M1 M2 M3 M4 M5 M6 M7 M8 M9 M10 M11 M12 M13 M14 M15 M16 M17

管脚名称

VSSiarm

nXBACK/GPB5 TOUT3/GPB3 TCLK0/GPB4 nXDREQ1/GPB8 nXDREQ0/GPB10 nXDACK1/GPB7 SDCMD/GPE6 SPIMISO0/GPE11

EINT13/SPIMISO1/GPG5 nCTS0/GPH0 VDDOP

TXD0/GPH2 RXD0/GPH3 UEXTCLK/GPH8 TXD1/GPH4 RXD1/GPH5 LEND/GPC0 VDDiarm

nXDACK0/GPB9 VCLK/GPC1 nXBREQ/GPB6 VD1/GPC9

VFRAME/GPC3

I2SSDI/AC_SDATA_IN SPICLK0/GPE13

EINT15/SPICLK1/GPG7 EINT22/GPG14 Xtortc

EINT2/GPF2 EINT5/GPF5 EINT6/GPF6 EINT7/GPF7 nRTS0/GPH1 VLINE/GPC2

LCD_LPCREV/GPC6 LCD_LPCOE/GPC5 VM/GPC4 VD9/GPD1 VD6/GPC14

VD16/SPIMISO1/GPD8 SDDAT1/GPE8 IICSDA/GPE15 EINT20/GPG12

EINT17/nRTS1/GPG9 VSSA_UPLL VDDA_UPLL Xtirtc

EINT3/GPF3 EINT1/GPF1 EINT4/GPF4

管脚号 N1 N2 N3 N4 N5 N6 N7 N8 N9 N10 N11 N12 N13 N14 N15 N16 N17 P1 P2 P3 P4 P5 P6 P7 P8 P9 P10 P11 P12 P13 P14 P15 P16 P17 R1 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12 R13 R14 R15 R16 R17

管脚名称

VSSOP VD0/GPC8 VD4/GPC12 VD2/GPC10 VD10/GPD2 VD15/GPD7

VD22/nSS1/GPD14 SDCLK/GPE5 EINT8/GPG0

EINT18/nCTS1/GPG10 DP0

DN1/PDN0

nRSTOUT/GPA21 MPLLCAP VDD_RTC VDDA_MPLL EINT0/GPF0

LCD_LPCREVB/GPC7 VD5/GPC13 VD7/GPC15 VD12/GPD4 VD14/GPD6 VD20/GPD12

I2SLRCK/AC_SYNC SDDAT2/GPE9 SPIMOSI0/GPE12 CLKOUT1/GPH10

EINT12/LCD_PWREN/GPG4

DN0 OM2

VDDA_ADC AIN3 XP/AIN7 UPLLCAP VD3/GPC11 VD8/GPD0 VD11/GPD3 VD13/GPD5

VD18/SPICLK1/GPD10 VD21 /GPD13

I2SSCLK/AC_BIT_CLK SDDAT0/GPE7 CLKOUT0/GPH9 EINT11/nSS1/GPG3

EINT14/SPIMOSI1/GPG6 NCON OM1 AIN0 AIN2 XM/AIN6 VSSA_MPLL

管脚号 T1 T2 T3 T4 T5 T6 T7 T8 T9 T10 T11 T12 T13 T14 T15 T16 T17 U1 U2 U3 U4 U5 U6 U7 U8 U9 U10 U11 U12 U13 U14 U15 U16 U17

管脚名称

VSSiarm VSSiarm VDDOP

VD17/SPIMOSI1/GPD9 VD19/GPD11 VDDiarm

CDCLK/AC_nRESET VDDiarm EINT9/GPG1 EINT16/GPG8 EINT21/GPG13 VDDOP OM3

VSSA_ADC OM0 YM/AIN4 YP/AIN5 VDDiarm VDDiarm VSSOP VSSiarm

VD23/nSS0/GPD15

I2SSDO/AC_SDATA_OUT

VSSiarm

IICSCL/GPE14 VSSOP VSSiarm VDDi

EINT19/TCLK1/GPG11 EINT23/GPG15 DP1/PDP0 VSSOP Vref AIN1

1-8

无水印

S3C2440A RISC微处理器 产品概述

表1-2. S3C2440A 289管脚FBGA引脚分配(1/6)

管脚号F7 E7 B7 F8 C7 D8 E8 D7 G8 B8 A8 C8 B9 H8 E9 C9 D9 G9 F9 H9 D10 C10 H10 E10 C11 G10 D11 R14 U17 R15 P15 T16 T17 R16 P16 H6 G3 H5 H4 H3 H7 J8 H2 G5 G7 G2 J3 J4 D12 C12 E11 A13 F10

管脚名称

ADDR0/GPA0 ADDR1 ADDR2 ADDR3 ADDR4 ADDR5 ADDR6 ADDR7 ADDR8 ADDR9 ADDR10 ADDR11 ADDR12 ADDR13 ADDR14 ADDR15

ADDR16/GPA1 ADDR17/GPA2 ADDR18/GPA3 ADDR19/GPA4 ADDR20/GPA5 ADDR21/GPA6 ADDR22/GPA7 ADDR23/GPA8 ADDR24/GPA9 ADDR25/GPA10 ADDR26/GPA11 AIN0 AIN1 AIN2 AIN3 YM/AIN4 YP/AIN5 XM/AIN6 XP/AIN7

CAMDATA0/GPJ0 CAMDATA1/GPJ1 CAMDATA2/GPJ2 CAMDATA3/GPJ3 CAMDATA4/GPJ4 CAMDATA5/GPJ5 CAMDATA6/GPJ6 CAMDATA7/GPJ7 CAMPCLK/GPJ8 CAMVSYNC/GPJ9 CAMHREF/GPJ10 CAMCLKOUT/GPJ11 CAMRESET/GPJ12 DATA0 DATA1 DATA2 DATA3 DATA4

默认功能

ADDR0 ADDR1 ADDR2 ADDR3 ADDR4 ADDR5 ADDR6 ADDR7 ADDR8 ADDR9 ADDR10 ADDR11 ADDR12 ADDR13 ADDR14 ADDR15 ADDR16 ADDR17 ADDR18 ADDR19 ADDR20 ADDR21 ADDR22 ADDR23 ADDR24 ADDR25 ADDR26 AIN0 AIN1 AIN2 AIN3 AIN4 YP AIN6 XP GPJ0 GPJ1 GPJ2 GPJ3 GPJ4 GPJ5 GPJ6 GPJ7 GPJ8 GPJ9 GPJ10 GPJ11 GPJ12 DATA0 DATA1 DATA2 DATA3 DATA4

I/O口状态 @BUS REQ

Hi-z/– Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– – – – – –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– Hi-z Hi-z Hi-z Hi-z Hi-z

I/O口状态 @睡眠模式

O(L)/– O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) – – – – –/– –/– –/– –/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– O(L)/– O(L)/– Hi-z,O(L) Hi-z,O(L) Hi-z,O(L) Hi-z,O(L) Hi-z,O(L)

I/O口状态 @nRESET

O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) O(L) AI AI AI AI AI AI AI AI I I I I I I I I I I I I I I I I I I

I/O口 类型

t10s t10s t10s t10s t10s t10s t10s t10s t10s t10s t10s t10s t10s t10s t10s t10s t10s t10s t10s t10s t10s t10s t10s t10s t10s t10s t10s r10 r10 r10 r10 r10 r10 r10 r10 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 b12s b12s b12s b12s b12s

1-9

无水印

产品概述 S3C2440A RISC微处理器

表1-2. S3C2440A 289管脚FBGA引脚分配(2/6)（续）

管脚号F11 C13 A14 D13 B15 A17 C14 D15 C15 D14 B17 C16 E15 E14 E13 E12 E16 F15 G13 E17 G12 F14 F12 G11 G16 H13 F13 P12 N11 N12 U14 N17 M16 L13 M15 M17 L14 L15 L16 N9 T9 J10 R10 P11 K10 R11 L10 T10 M11 N10 U12 M10 T11

1-10

管脚名称

DATA5

DATA6 DATA7 DATA8 DATA9 DATA10 DATA11 DATA12 DATA13 DATA14 DATA15 DATA16 DATA17 DATA18 DATA19 DATA20 DATA21 DATA22 DATA23 DATA24 DATA25 DATA26 DATA27 DATA28 DATA29 DATA30 DATA31 DN0 DP0

DN1/PDN0 DP1/PDP0 EINT0/GPF0 EINT1/GPF1 EINT2/GPF2 EINT3/GPF3 EINT4/GPF4 EINT5/GPF5 EINT6/GPF6 EINT7/GPF7 EINT8/GPG0 EINT9/GPG1

EINT10/nSS0/GPG2 EINT11/nSS1/GPG3

EINT12/LCD_PWREN/GPG4 EINT13/SPIMISO1/GPG5 EINT14/SPIMOSI1/GPG6 EINT15/SPICLK1/GPG7 EINT16/GPG8

EINT17/nRTS1/GPG9 EINT18/nCTS1/GPG10 EINT19/TCLK1/GPG11 EINT20/GPG12 EINT21/GPG13

默认功能

DATA5 DATA6 DATA7 DATA8 DATA9 DATA10 DATA11 DATA12 DATA13 DATA14 DATA15 DATA16 DATA17 DATA18 DATA19 DATA20 DATA21 DATA22 DATA23 DATA24 DATA25 DATA26 DATA27 DATA28 DATA29 DATA30 DATA31 DN0 DP0 DN1 DP1 GPF0 GPF1 GPF2 GPF3 GPF4 GPF5 GPF6 GPF7 GPG0 GPG1 GPG2 GPG3 GPG4 GPG5 GPG6 GPG7 GPG8 GPG9 GPG10 GPG11 GPG12 GPG13

I/O口状态 @BUS REQ

Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z – – –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– –/–/– –/–/– –/–/– –/–/– –/–/– –/–/– –/– –/–/– –/–/– –/–/– –/––/–

I/O口状态 @睡眠模式

Hi-z,O(L) Hi-z,O(L) Hi-z,O(L) Hi-z,O(L) Hi-z,O(L) Hi-z,O(L) Hi-z,O(L) Hi-z,O(L) Hi-z,O(L) Hi-z,O(L) Hi-z,O(L) Hi-z,O(L) Hi-z,O(L) Hi-z,O(L) Hi-z,O(L) Hi-z,O(L) Hi-z,O(L) Hi-z,O(L) Hi-z,O(L) Hi-z,O(L) Hi-z,O(L) Hi-z,O(L) Hi-z,O(L) Hi-z,O(L) Hi-z,O(L) Hi-z,O(L) Hi-z,O(L)

– – – – Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/Hi-z/– Hi-z/Hi-z/– Hi-z/O(L)/– Hi-z/Hi-z/– Hi-z/Hi-z/– Hi-z/Hi-z/– Hi-z/– Hi-z/O(H)/– Hi-z/Hi-z/– Hi-z/Hi-z/– Hi-z/– Hi-z/–

I/O口状态 @nRESET

I I I I I I I I I I I I I I I I I I I I I I I I I I I AI AI AI AI I I I I I I I I I I I I I I I I I I I I I I

I/O口 类型

b12s b12s b12s b12s b12s b12s b12s b12s b12s b12s b12s b12s b12s b12s b12s b12s b12s b12s b12s b12s b12s b12s b12s b12s b12s b12s b12s us us us us t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t12 t12

无水印

S3C2440A RISC微处理器 产品概述

表1-2. S3C2440A 289管脚FBGA引脚分配(3/6)（续）

管脚号L11 U13 H12 P17 N14 H14 D4 B5 D5 E5 R12 G6 F3 E1 F4 F5 D1 N13 C5 H16 F6 B2 C3 C4 D3 C2 D2 E3 D6 C6 H15 E4 E6 J6 J5 J7 K3 K4 K2 L5 K7 K5 L3 K6 T15 R13 P13 T13 J12 K11 L17 K13 K14

管脚名称

EINT22/GPG14 EINT23/GPG15 EXTCLK UPLLCAP MPLLCAP nBATT_FLT nBE0 nBE1 nBE2 nBE3 NCON FRnB

nFWE/GPA19 nFRE/GPA20 nFCE/GPA22 CLE/GPA17 ALE/GPA18

nRSTOUT/GPA21 nOE nRESET nGCS0

nGCS1/GPA12 nGCS2/GPA13 nGCS3/GPA14 nGCS4/GPA15 nGCS5/GPA16 nGCS6 nGCS7 nSCAS nSRAS nTRST nWAIT nWE

TOUT0/GPB0 TOUT1/GPB1 TOUT2/GPB2 TOUT3/GPB3 TCLK0/GPB4 nXBACK/GPB5 nXBREQ/GPB6 nXDACK1/GPB7 nXDREQ1/GPB8 nXDACK0/GPB9 nXDREQ0/GPB10 OM0 OM1 OM2 OM3 PWREN

nCTS0/GPH0 nRTS0/GPH1 TXD0/GPH2 RXD0/GPH3

默认功能

GPG14 GPG15 EXTCLK UPLLCAP MPLLCAP nBATT_FLT nBE0 nBE1 nBE2 nBE3 NCON FRnB GPA19 GPA20 GPA22 GPA17 GPA18 GPA21 nOE nRESET nGCS0 GPA12 GPA13 GPA14 GPA15 GPA16 nGCS6 nGCS7 nSCAS nSRAS nTRST nWAIT nWE GPB0 GPB1 GPB2 GPB3 GPB4 GPB5 GPB6 GPB7 GPB8 GPB9 GPB10 OM0 OM1 OM2 OM3 PWREN GPH0 GPH1 GPH2 GPH3

I/O口状态 @BUS REQ

–/– –/– – – – – Hi-z Hi-z Hi-z Hi-z – – O(H)/– O(H)/– O(H)/– O(H)/– O(H)/– –/– Hi-z – Hi-z Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z Hi-z Hi-z Hi-z I – Hi-z –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– – – – – O(H) –/– –/– –/– –/–

I/O口状态 @睡眠模式

Hi-z/– Hi-z/– – – – – Hi-z,O(H) Hi-z,O(H) Hi-z,O(H) Hi-z,O(H)

– Hi-z,O(L) Hi-z,O(H)/– Hi-z,O(H)/– Hi-z,O(H)/– Hi-z,O(H)/– Hi-z,O(H)/– O(L)/– Hi-z,O(H)

– Hi-z,O(H) Hi-z,O(H)/– Hi-z,O(H)/– Hi-z,O(H)/– Hi-z,O(H)/– Hi-z,O(H)/– Hi-z,O(H) Hi-z,O(H) Hi-z,O(H) Hi-z,O(H)

– Hi-z,O(L) Hi-z,O(H) O(L)/– O(L)/– O(L)/– O(L)/– –/– O(H)/– –/– O(H)/– –/– O(H)/– –/– – – – – O(L) –/– O(H)/– O(H)/– –/–

I/O口状态 @nRESET

I I AI AI AI I O(H) O(H) O(H) O(H) I I O(H) O(H) O(H) O(L) O(L) O(L) O(H) I O(H) O(H) O(H) O(H) O(H) O(H) O(H) O(H) O(H) O(H) I I O(H) I I I I I I I I I I I I I I I O(H) I I I I

I/O口 类型

t12 t12 is r50 r50 is t10s t10s t10s t10s is d2s t10s t10s t10s t10s t10s T8s t10s is t10s t10s t10s t10s t10s t10s t10s t10s t10s t10s is d2s t10s t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 is is is is b8 t8 t8 t8 t8

1-11

无水印

产品概述 S3C2440A RISC微处理器

表1-2. S3C2440A 289管脚FBGA引脚分配(4/6)（续）

管脚号K16 K17 J11 J15 K15 R9 P10 A2 B4 B3 P7 R7 T7 L8 U6 N8 K8 R8 M8 P8 J9 K9 P9 L9 U8 M9 J13 H17 J16 J14 L1 L4 M1 L7 M4 M3 M2 P1 N2 L6 N4 R1 N3 P2 M6 P3 R2 M5 N5 R3 P4 R4 P5

1-12

管脚名称

TXD1/GPH4

RXD1/GPH5

TXD2/nRTS1/GPH6 RXD2/nCTS1/GPH7 UEXTCLK/GPH8 CLKOUT0/GPH9 CLKOUT1/GPH10 SCKE SCLK0 SCLK1

I2SLRCK/AC_SYNC I2SSCLK/AC_BIT_CLK CDCLK/AC_nRESET CDCLK/AC_nRESET

I2SSDO/AC_SDATA_OUT SDCLK/GPE5 SDCMD/GPE6 SDDAT0/GPE7 SDDAT1/GPE8 SDDAT2/GPE9 SDDAT3/GPE10 SPIMISO0/GPE11 SPIMOSI0/GPE12 SPICLK0/GPE13 IICSCL/GPE14 IICSDA/GPE15 TCK TDI TDO TMS

LEND/GPC0 VCLK/GPC1 VLINE/GPC2 VFRAME/GPC3 VM/GPC4

LCD_LPCOE/GPC5 LCD_LPCREV/GPC6 LCD_LPCREVB/GPC7 VD0/GPC8 VD1/GPC9 VD2/GPC10 VD3/GPC11 VD4/GPC12 VD5/GPC13 VD6/GPC14 VD7/GPC15 VD8/GPD0 VD9/GPD1 VD10/GPD2 VD11/GPD3 VD12/GPD4 VD13/GPD5 VD14/GPD6

默认功能

GPH4 GPH5 GPH6 GPH7 GPH8 GPH9 GPH10 SCKE SCLK0 SCLK1 GPE0 GPE1 GPE2 GPE3 GPE4 GPE5 GPE6 GPE7 GPE8 GPE9 GPE10 GPE11 GPE12 GPE13 GPE14 GPE15 TCK TDI TDO TMS GPC0 GPC1 GPC2 GPC3 GPC4 GPC5 GPC6 GPC7 GPC8 GPC9 GPC10 GPC11 GPC12 GPC13 GPC14 GPC15 GPD0 GPD1 GPD2 GPD3 GPD4 GPD5GPD6

I/O口状态 @BUS REQ

–/– –/– –/–/– –/–/– –/– –/– –/– Hi-z Hi-z Hi-z –/– –/– –/– –/–/– –/–/– –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– I I O I –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– –/– –/–/––/–/–

I/O口状态 @睡眠模式

O(H)/– –/–

O(H)/O(H)/– Hi-z/Hi-z/– Hi-z/– O(L)/– O(L)/– O(L) O(L) O(L) Hi-z/– Hi-z/– Hi-z/– Hi-z/Hi-z/– O(L)/Hi-z/– O(L)/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– Hi-z/– – – O – O(L)/– O(L)/– O(L)/– O(L)/– O(L)/– O(L)/– O(L)/– O(L)/– O(L)/– O(L)/– O(L)/– O(L)/– O(L)/– O(L)/– O(L)/– O(L)/– O(L)/– O(L)/– O(L)/– O(L)/– O(L)/–

I/O口状态 @nRESET

I I I I I I I O(H) O(SCLK) O(SCLK)

I I I I I I I I I I I I I I I I I I O I I I I I I I I I I I I I I I I I I I I I I I I

I/O口 类型

t8 t8 t8 t8 t8 t12 t12 t10s t12s t12s t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 d8 d8 is is ot is t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8 t8

O(L)/O/–

O(L)/O/–

无水印

S3C2440A RISC微处理器 产品概述

表1-2. S3C2440A 289管脚FBGA引脚分配(5/6)（续）

管脚号N6 M7 T4 R5 T5 P6 R6 N7 U5 U16 G14 M14 G15 L12 N15 P14 N16 M13 G4 J17 A1 A10 A16 A6 B11 F1 F16 U11 L2 T6 T8 U1 J2 U2 A9 B12 B14 B16 B6 C1 F17 J1 T12 T3 K12 T14 R17 M12 A12 A3 A4 B10C17

管脚名称

VD15/GPD7

VD16/SPIMISO1/GPD8 VD17/SPIMOSI1/GPD9 VD18/SPICLK1/GPD10 VD19//GPD11 VD20/ GPD12 VD21/ GPD13

VD22/nSS1/GPD14 VD23/nSS0/GPD15 Vref XTIpll Xtirtc XTOpll Xtortc

VDD_RTC VDDA_ADC VDDA_MPLL VDDA_UPLL VDDalive VDDalive VDDi VDDi VDDi VDDi VDDi VDDi VDDi VDDi VDDiarm VDDiarm VDDiarm VDDiarm VDDiarm VDDiarm VDDMOP VDDMOP VDDMOP VDDMOP VDDMOP VDDMOP VDDMOP VDDOP VDDOP VDDOP VDDOP VSSA_ADC VSSA_MPLL VSSA_UPLL VSSi VSSi VSSi VSSi VSSi

默认功能

GPD7GPD8 GPD9GPD10 GPD11GPD12 GPD13GPD14GPD15 Vref XTIpll Xtirtc XTOpll Xtortc VDD_RTC VDDA_ADC VDDA_MPLL VDDA_UPLL VDDalive VDDalive VDDi VDDi VDDi VDDi VDDi VDDi VDDi VDDi VDDiarm VDDiarm VDDiarm VDDiarm VDDiarm VDDiarm VDDMOP VDDMOP VDDMOP VDDMOP VDDMOP VDDMOP VDDMOP VDDOP VDDOP VDDOP VDDOP VSSA_ADC VSSA_MPLL VSSA_UPLL

VSSi VSSi VSSi VSSi VSSi

I/O口状态 @BUS REQ

–/–/– –/–/– –/–/– –/–/– –/–/– –/–/– –/–/– –/–/– –/–/– – – – – – P P P P P P P P P P P P P P P P P P P P P P P P P P P P P P P P P P P P P PP

I/O口状态 @睡眠模式

O(L)/O/– O(L)/Hi-z/– O(L)/Hi-z/– O(L)/Hi-z/– O(L)/Hi-z/– O(L)/Hi-z/– O(L)/Hi-z/– O(L)/Hi-z/– O(L)/Hi-z/–

– – – – – P P P P P P P P P P P P P P P P P P P P P P P P P P P P P P P P P P P P P PP

I/O口状态 @nRESET

I I I I I I I I I AI AI AI AO AO P P P P P P P P P P P P P P P P P P P P P P P P P P P P P P P P P P P P P PP

I/O口 类型

t8 t8 t8 t8 t8 t8 t8 t8 t8 ia m26 nc m26 nc drtc d33th d12t d12t d12i d12i d12c d12c d12c d12c d12c d12c d12c d12c d12c d12c d12c d12c d12c d12c d33o d33o d33o d33o d33o d33o d33o d33o d33o d33o d33o sth st st si si si si si

1-13

无水印

产品概述 S3C2440A RISC微处理器

表1-2. S3C2440A 289管脚FBGA引脚分配(6/6)（续）

管脚号F2 G17 H1 K1 T1 T2 U10 U4 U7 A11 A15 A5 A7 B1 B13 D16 D17 E2 G1 N1 U15 U3 U9 H11

VSSi VSSi VSSiarm VSSiarm VSSiarm VSSiarm VSSiarm VSSiarm VSSiarm VSSMOP VSSMOP VSSMOP VSSMOP VSSMOP VSSMOP VSSMOP VSSMOP VSSMOP VSSOP VSSOP VSSOP VSSOP VSSOP VSSOP

管脚名称 默认功能

VSSi VSSi VSSiarm VSSiarm VSSiarm VSSiarm VSSiarm VSSiarm VSSiarm VSSMOP VSSMOP VSSMOP VSSMOP VSSMOP VSSMOP VSSMOP VSSMOP VSSMOP VSSOP VSSOP VSSOP VSSOP VSSOP VSSOP

I/O口状态 @BUS REQ

P P P P P P P P P P P P P P P P P P P P P P P P

I/O口状态 @睡眠模式

P P P P P P P P P P P P P P P P P P P P P P P P

I/O口状态 @nRESET

P P P P P P P P P P P P P P P P P P P P P P P P

I/O口 类型

si si si si si si si si si so so so so so so so so so so so so so so so

注释:

1.@BUS REQ表示在外部总线该引脚状态，即总线被其它总线占用。2.' – ‘标记表明在总线请求模式下不变化引脚状态。.

3.Hi-z或Pre意思为高阻态或之前状态并且由MISCCR寄存器的设置决定。4.AI/AO意思为模拟输入/模拟输出。

5.P，I和O意思分别为电源，输入和输出。

6.I/O口状态@nRESET表示在@nRESET期间引脚状态，如下：

1-14

无水印

S3C2440A RISC微处理器 产品概述

下表显示了I/O类型和描述

输入(I)/输出(O)类型

d12i(vdd12ih)

d12c(vdd12ih_core), si(vssih=) d33o(vdd33oph), so(vssoph) d33th(vdd33th_abb),sth(vssbbh_abb) d12t(vdd12t_abb), st(vssbb_abb) drtc(vdd30th_rtc) t8(phbsu100ct8sm) is(phis) us(pbusb0) t10(phtot10cd) ot(phot8) b8(phob8) t16(phot16sm) r10(phiar10_abb) ia(phia_abb) gp(phgpad_option) m26(phsoscm26_2440a) t12(phbsu100ct12sm) d8(phbsd8sm)

t10s(phtot10cd_10_2440a) b12s(phtbsu100ct12cd_12_2440a) d2s(phtbsd2_2440a) r50(phoar50_abb) t12s(phtot12cd_12_2440a) nc(phnc)

1.2V VDD电源有效 1.2V VDD/VSS 内部逻辑 3.3V VDD/VSS 外部逻辑 3.3V VDD/VSS 模拟电路 1.2V VDD/VSS 模拟电路 3.0V VDD RCT电源

双向pad，LVCMOS施密特触发器，100kΩ可控上拉电阻，三态，IO=8mA 输入向pad，LVCMOS施密特触发器电平 USB引脚

承受5V电平输出引脚，三态 输出引脚，三态，IO=8mA 输出引脚，IO=8mA

输出引脚，三态，中等转换速率，IO=16mA 模拟输入引脚， 含10Ω电阻 模拟输入引脚 模拟引脚引脚

振荡器单元，使能和反馈电阻

双向引脚，LVCMOS施密特触发器，100kΩ可控上拉电阻，三态，IO=12mA双向引脚，LVCMOS施密特触发器，开漏，IO=8mA

输出引脚，LVCMOS，三态，输出驱动强度控制，IO=4、6、8、10mA 双向引脚，LVCMOS施密特触发器，100kΩ可控上拉电阻，三态，输出驱动强度控制，IO=6、8、10、12mA

双向引脚，LVCMOS施密特触发器，开漏，忽略输出驱动强度 模拟输出引脚，50kΩ电阻，separated bulk-bias

输出pad，LVCMOS，三态，输出驱动强度控制，IO=6、8、10、12mA 未连接引脚

描述

1-15

无水印

产品概述 S3C2440A RISC微处理器

信号端描述

表1-3. S3C2440A信号端描述(1/6)

信号端

总线控制

OM[1:0]设置只用于生产时S3C2440A的测试模式；此外，它还决定了nGCS0

OM[1:0] ADDR[26:0] DATA[31:0] nGCS[7:0] nWE nOE nXBREQ nXBACK nWAIT

SDRAM/SRAM存储器 nSRAS nSCAS nSCS[1:0] DQM[3:0] SCLK[1:0] SCKE nBE[3:0] nWBE[3:0]

NAND Flash存储器 CLE ALE nFCE nFRE nFWE NCON FRnB

O O O O O I I

指令锁存使能 地址锁存使能 Nand Flash片选使能 Nand Flash读使能 Nand Flash写使能 Nand Flash配置 Nand Flash就绪/忙

*当NAND Flash控制器未启用，其必须被上拉。(3.3V)

O O O O O O O O

SDRAM行地址选通 SDRAM列地址选通 SDRAM片选 SDRAM数据屏蔽 SDRAM时钟 SDRAM时钟使能

高位字节/低位字节使能(16位SRAM情况时) 写字节使能

I O IO O O O I O I

的总线宽度。在RESET周期期间上拉/下拉电阻 确定其逻辑电平 00:Nand启动 01:16位 10:32位 11:测试模式 ADDR[26:0] (地址总线)输出对应bank的存储器地址

DATA[31:0] (数据总线)当存储器读取时输入数据和存储器写入时输出数据；可编程总线宽度为8/16/32位

nGCS[7:0] (通用片选)当一个存储器的地址在每个bank中的寻址范围内被激活。可编程存取周期和bank大小

nWE (写使能) 表明当前总线周期为一个写周期 nOE (读使能) 表明当前总线周期为一个读周期

nXBREQ(总线持有请求)允许另一个主机总线请求对本地总线的控制。返回激活表明同意控制总线权

nXBACK (总线持有应答)表明S3C2440A交出背地总线控制给其它主机总线 nWAIT请求延长当前总线周期。只要nWAIT为低，不能完成当前总线周期

输入/输出 描述

1-16

无水印

S3C2440A RISC微处理器 产品概述

表1-3. S3C2440A信号端描述(2/6)（续）

信号端

LCD控制单元 VD[23:0] LCD_PWREN VCLK VFRAME VLINE VM VSYNC HSYNC VDEN LEND STV CPV LCD_HCLK TP STH LCD_LPCOE LCD_LPCREV LCD_LPCREVB 摄像头接口 CAMRESET CAMCLKOUT CAMPCLK CAMHREF CAMVSYNC CAMDATA[7:0] 中断控制单元 EINT[23:0] DMA nXDREQ[1:0] nXDACK[1:0] UART异步串行接口 RxD[2:0] TxD[2:0] nCTS[1:0] nRTS[1:0] UEXTCLK

I O I O I

UART接收数据输入 UART发送数据输出 UART清除发送输入信号 UART请求发送输出信号 UART的外部时钟输入

1-17

I O

外部DMA请求 外部DMA应答

I

外部中断请求

O O I I I I

摄像头软件复位 摄像头的主机时钟 摄像头的像素时钟

摄像头（输出）的水平同步信号 摄像头（输出）的垂直同步信号 YCbCr的像素数据

O O O O O O O O O O O O O O O O O O

STN/TFT/SEC TFT: LCD数据总线

STN/TFT/SEC TFT: LCD面板电源使能控制信号 STN/TFT: LCD时钟信号 STN: LCD帧信号 STN: LCD行（line）信号 STN: VM交替行和列电压的极性 TFT: 垂直同步信号 TFT: 水平同步信号 TFT: 数据使能信号 TFT: 线路结束信号

SEC TFT: SEC(三星电子公司)TFT LCD面板控制信号 SEC TFT: SEC TFT LCD面板控制信号 SEC TFT: SEC TFT LCD面板控制信号 SEC TFT: SEC TFT LCD面板控制信号 SEC TFT: SEC TFT LCD面板控制信号 SEC TFT: 特定TFT LCD时序控制信号 SEC TFT: 特定TFT LCD时序控制信号 SEC TFT: 特定TFT LCD时序控制信号

输入/输出 描述

无水印

产品概述 S3C2440A RISC微处理器

表1-3. S3C2440A信号端描述(3/6)（续）

信号端

ADC AIN[7:0] Vref

IIC两线串行总线接口 IICSDA IISDA IIS总线 I2SLRCK I2SSDO I2SSDI I2SSCLK CDCLK AC’97接口 AC_SYNC AC_BIT_CLK AC_nRESET AC_SDATA_IN AC_SDATA_OUT 触摸屏接口 nXPON XMON nYPON YMON USB主机 DN[1:0] DP[1:0] USB设备 PDN0 PDP0

IO IO

USB 外设的DATA(–)；（睡眠模式需要470KΩ下拉电阻消耗电源) USB 外设的DATA(+)；（需要470KΩ上拉电阻)

IO IO

USB主机的DATA(–)；（需要15KΩ下拉电阻） USB主机的DATA(+)；（需要15KΩ下拉电阻）

O O O O

正X轴开关控制信号 负X轴开关控制信号 正Y轴开关控制信号 负Y轴开关控制信号

O IO O I O

48kHz固定频率同步采样 12.288MHz串行数据时钟 AC’97主机读/写复位

串行，时分复用，AC’97输入流 串行，时分复用，AC’97输出流

IO O I IO O

IIS总线通道时钟选择 IIS总线串行数据输出 IIS总线串行数据输入 IIS总线 编码系统时钟

IO IO

IIC总线数据线 IIC总线时钟线

AI AI

ADC输入[7:0]；若未使用该引脚，将其设置为低电平（地） ADC Vref基准

输入/输出 描述

1-18

无水印

S3C2440A RISC微处理器 产品概述

表1-3. S3C2440A信号端描述(4/6)（续）

信号端

SPI同步串行接口 SPIMISO[1:0] SPIMISO[1:0] SPICLK[1:0] nSS[1:0] SD接口 SDDAT[3:0] SDCMD SDCLK 通用I/O端口 GPn[129:0] 定时器/PWM TOUT[3:0] TCLK[1:0] JTAG逻辑测试

nTRST（TAP控制器复位）启动时复位TAP控制器

nTRST

I

若使用调试器，接10K的上拉电阻

若未使用调试器（拒绝ICE），nTRST引脚必须由一个有效低电平脉冲发出（通常连接到nRESET）。

TMS TCK TDI TDO

I I I O

TMS（TAP控制器模式选择）TAP控制器状态相关控制 TMS引脚连接10K的上拉电阻

TCK（TAP控制器时钟）提供逻辑JTAG的时钟输入 TCK引脚连接10K的上拉电阻

TDI（TAP控制器数据输入）是测试指令和数据的串行输入端 TDI引脚连接10K的上拉电阻

TDO（TAP控制器数据输出）是测试指令和数据的串行输出端

O I

定时器输出[3:0] 外部定时器时钟输入

IO

通用输入/输出端口（一些端口只能输出）

IO IO O

SD接收/发送数据 SD接收应答/发送指令 SD时钟

IO IO IO I

当SPI配置为主机时SPIMISO为主机数据输入线。 当SPI配置为从机时，该引脚颠倒其作用。 当SPI配置为主机时SPIMISO为主机数据输入线。 当SPI配置为从机时，该引脚颠倒其作用。 SPI时钟

SPI片选(只用于从机模式)

输入/输出 描述

1-19

无水印

产品概述 S3C2440A RISC微处理器

表1-3. S3C2440A信号端描述(5/6)（续）

信号端

复位，时钟和电源

内部振荡电路的晶体振荡器输出

当OM[3:2] = 00b，XTIpll用于MPLL时钟源和UPLL时钟源

XTOpll

AO

当OM[3:2] = 01b，XTIpll只用于MPLL时钟源 当OM[3:2] = 10b，XTIpll只用于UPLL时钟源 若未启用，将其悬空

MPLLCAP UPLLCAP XTIrtc XTOrtc CLKOUT[1:0] nRESET nRSTOUT PWREN nBATT_FLT

AI AI AI AO O ST O O I

主时钟环路滤波电容 USB时钟环路滤波电容

RTC的32kHz晶振输入。若未启用，将其接高电平(3.3V) RTC的32kHz晶振输出。若未启用，将其悬空

时钟信号输出。MISCCR寄存器的CLKSEL位配置时钟输出模式，可以为MPLL时钟，UPLL时钟，FCLK，HCLK，PCLK

nRESET停止任何进行中的操作，并将S3C2440A对于复位，nRESET必须在处理器电源稳定后至少保持4个OSCin低电平 用于外部设备复位控制（nRSTOUT = nRESET & nWDTRST & SW_RESET1.2V/1.3V内核供电开关控制信号

电池状态传感器（低电池状态时并不唤醒睡眠模式）。若未启用，将其接高电平(3.3V)

OM[3:2]确定时钟模式选择

OM[3:2] = 00b，晶振用于MPLL时钟源和UPLL时钟源

OM[3:2]

I

OM[3:2] = 01b，晶振用于MPLL时钟源并且EXTCLK为UPLL时钟源 OM[3:2] = 10Bb，EXTCLK用于MPLL时钟源并且晶振为UPLL时钟源 OM[3:2] = 11Bb，EXTCLK用于MPLL时钟源和UPLL时钟源 外部时钟源

当OM[3:2] = 11b，EXTCLK用于MPLL时钟源和UPLL时钟源

EXTCLK

I

当OM[3:2] = 10b，EXTCLK只用于MPLL时钟源 当OM[3:2] = 01b，EXTCLK只用于UPLL时钟源 若未启用，将其接高电平(3.3V) 内部振荡电路的晶体振荡器输入

当OM[3:2] = 00b，XTIpll用于MPLL时钟源和UPLL时钟源

XTIpll

AI

当OM[3:2] = 01b，XTIpll只用于MPLL时钟源 当OM[3:2] = 10b，XTIpll只用于UPLL时钟源 若未启用，将XTIpll接高电平(3.3V)

输入/输出 描述

1-20

本文来源：https://www.bwwdw.com/article/j6sm.html