EDA复习题（终）(2)

更新时间：2023-09-22 12:43:01 阅读量：经管营销文档下载

说明：文章内容仅供预览，部分内容可能不全。下载后的文档，内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的，是否完整无缺。

EDA复合物推荐度：
相关推荐

《电子设计自动化》复习题

一．选择题

1．大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正

确的是_____C__。

A. CPLD即是现场可编程逻辑器件的英文简称； B. CPLD是基于查找表结构的可编程逻辑器件； C. 早期的CPLD是从GAL的结构扩展而来；

D. 在Altera公司生产的器件中，FLEX10K 系列属CPLD结构；

2．综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种

表示的过程；在下面对综合的描述中，___C______是错误的。

A. 综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的

网表文件；

B. 综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并

且这种映射关系不是唯一的；

C. 综合是纯软件的转换过程，与器件硬件结构无关；

D. 为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束。 3． IP核在EDA技术和开发中具有十分重要的地位，IP分软IP、固IP、硬IP；下列所描述

的IP核中，对于硬IP的正确描述为_____B_____。

A. 提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路； B. 提供设计的最总产品----掩膜；

C. 以网表文件的形式提交用户，完成了综合的功能块； D. 都不是。

4．下面对利用原理图输入设计方法进行数字电路系统设计，那一种说法是不正确的

___B___。

A. 原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计； B. 原理图输入设计方法无法对电路进行功能描述； C. 原理图输入设计方法一般是一种自底向上的设计方法； D. 原理图输入设计方法也可进行层次化设计。 5．嵌套使用IF语句，其综合结果可实现_____A___。

A. 带优先级且条件相与的逻辑电路； B. 条件相或的逻辑电路； C. 三态控制电路； D. 双向控制电路。

6．电子系统设计优化，主要考虑提高资源利用率减少功耗----即面积优化，以及提高运行

速度----即速度优化；指出下列那种方法不属于速度优化：___A________。 A. 资源共享

B. 流水线设计 D. 关键路径法

C. 寄存器配平

7．大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，

正确的是__C__。

A. FPGA是基于乘积项结构的可编程逻辑器件； B. FPGA是全称为复杂可编程逻辑器件；

C. 基于SRAM的FPGA器件，在每次上电后必须进行一次配置； D. 在Altera公司生产的器件中，MAX7000系列属FPGA结构。

8． VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部

分，结构体描述_____D______。 A. 器件外部特性； B. 器件的综合约束； C. 器件外部特性与内部功能； D. 器件的内部功能。

9．不完整的IF语句，其综合结果可实现___A_____。

A. 时序逻辑电路 C. 双向电路

B. 组合逻辑电路 D. 三态控制电路

10．子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运

行速度（即速度优化）；指出下列哪些方法是面积优化___B______。

①流水线设计

②资源共享 ③逻辑优化 ④串行化

⑤寄存器配平

⑥关键

路径法

A. ①③⑤ C. ②⑤⑥ 11．

B. ②③④ D. ①④⑥

下列标识符中，____B______是不合法的标识符。

B. 9moon

C. Not_Ack_0

D. signall

A. State0 12．

关于VHDL中的数字，请找出以下数字中最大的一个：____A______。

A. 2#1111_1110# B. 8#276# C. 10#170# D. 16#E#E1

13． IP核在EDA技术和开发中具有十分重要的地位，IP分软IP、固IP、硬IP；下列

所描述的IP核中，对于硬IP的正确描述为____D______。

A. 提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路； B. 提供设计的最总产品----模型库；

C. 以网表文件的形式提交用户，完成了综合的功能块； D. 都不是。 14．

在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不

正确的是___C____。

A. PROCESS为一无限循环语句；敏感信号发生更新时启动进程，执行完成后，等待下

一次进程启动。

B. 敏感信号参数表中，不一定要列出进程中使用的所有输入信号； C. 进程由说明部分、结构体部分、和敏感信号三部分组成； D. 当前进程中声明的变量不可用于其他进程。 15．

VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体

两部分，结构体描述___B________。 A. 器件外部特性； B. 器件的内部功能； C. 器件的综合约束； D. 器件外部特性与内部功能。 16．

下列标识符中，____B______是不合法的标识符。

B. 9moon

C. Not_Ack_0

D. signall

A. State0 17．

下列那个流程是正确的基于EDA软件的FPGA / CPLD设计流程：B

A. 原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试 B. 原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试 C. 原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试； D. 原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试 18. 请指出Altera Cyclone系列中的EP1C6Q240C8这个器件是属于__A_____

A. FPGA B. CPLD C. CPU D.GAL

19. CPLD的可编程是主要基于什么结构：。D

A .查找表（LUT）； B. ROM可编程； C. PAL可编程； D. 与或阵列可编程；

20. 流水线设计是一种优化方式，下列哪一项对资源共享描述正确_ C。

A. 面积优化方法，不会有速度优化效果 B. 速度优化方法，不会有面积优化效果 C. 面积优化方法，可能会有速度优化效果 D. 速度优化方法，可能会有面积优化效果

21. 在VHDL语言中，下列对时钟边沿检测描述中，错误的是__D_____。

A. if clk?event and clk = ?1? then B. if falling_edge(clk) then C. if clk?event and clk = ?0? then D.ifclk?stable and not clk = ?1? then

22. 子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速

度（即速度优化）；指出下列那种方法是速度优化____A_____。 A. 流水线设计 C. 逻辑优化

B. 资源共享

D. 串行化

23. PLD的可编程主要基于请指出下列两种可编程逻辑基于的可编程结构： FPGA 基于 ____A_______ CPLD 基于 _____B_______ A. LUT结构或者 B. 乘积项结构：