2014-2015计算机组成原理试题

贵州大学计算机学院2014—2015年度第一学期期末测试题

计算机组成原理

一、 填空题（共10个小题，每小题2分，共20分）

1、存储 并按 顺序执行，这是冯.诺依曼型计算机的工作原理。 2、假定某数X=-01001010，在计算机内部的表示为10110110，则该数所用的编码方法是 。

3、Cache常用的地址映射方法有 、 和全相联映射。 4、一条机器指令分为 和 字段。

5、指令寻址的基本方式有两种，一种是 寻址方式，另一种是 寻址方式。 6、构成中央处理器的两大部件是 和 。

7、I/O的编址方式可分为 和 两大类，前者需有独立的I/O指令。 8、EPROM是指 擦除，可编程的 存储器。 9、在进行浮点加减法运算时，一般需要完成五个计算步骤： 、尾数求和、 、 舍入处理和判溢出。

10、在微型机系统中，外围设备通过 与主板的系统总线相连。

二、 单项选择题（四个选项中只有一个答案是正确的，共12个小题，每小题2分，共24

分）

1、 负零的补码表示为（ ）

A.[-0]补=1 00〃〃〃00 B. [-0]补=0 00〃〃〃00 C. [-0]补=0 11〃〃〃11 D. [-0]补=111〃〃〃11 2、在中断响应过程中，CPU保护程序计数器的主要目的是（ ） A.使CPU能找到中断服务程序的入口地址 B.为了实现中断嵌套

C.为了使CPU在执行完中断服务程序能回到被中断程序的断点处 Ｄ．为了使CPU与I/O设备并行工作 3、堆栈指针SP的内容是（ ）

A.栈顶地址 B.栈底地址 C.栈顶内容 D.栈底内容 4、在主存和CPU之间增加cache存储器的目的是（ ）

A．增加内存容量 B.提高内存可靠性

C．解决CPU和主存之间的速度匹配问题 D.增加内存容量，同时加快存取速度 5、总线中地址线的用处是 （ ） A.选择主存单元地址

B.选择进行信息传输的设备 C.选择外存地址

D.指定主存单元和I/O设备接口电路的选择地址 6、某计算机的字长为32位，它的存储容量是64KB，若按字编址，那么它的寻址范围是（ ） A.32K B.16K C.16KB D.32KB 7、计算机指令一般包括操作码和地址码两部分，为分析执行一条命令，其（ ） A.操作码应存入指令寄存器（IR），地址码应存入程序计数器（PC） B.操作码应存入程序计数器（PC），地址码应存入指令寄存器（IR）

C．操作码和地址码都应存入指令寄存器。 D. 操作码和地址码都应存入程序计数器。

8、假定下列字符码中有奇偶校验位，但没有数据错误。采用奇校验的字符码是（ ） A.10111011 B.11111011 C.10000010 D.10101010 9、为了便于实现多级中断，保存现场信息最有效的办法是采用（ ）

A.通用寄存器 B.堆栈 C.存储器 D.外存 10、操作数所处的位置，可以决定指令的寻址方式。操作数的地址寄存器中，寻址方式为（） A.相对寻址 B.直接寻址 C.寄存器寻址 D. 寄存器间接寻址 11、同步控制常用于（ ）作为其主要控制方式。 A.在速度差异比较大的器件之间 B.微型机的CPU控制中 C.组合逻辑控制的CPU中

D.在速度基本匹配的高速器件之间 12、中断响应时间是指（ ）

A.从中断处理开始到中断处理结束所用的时间 B.从发出中断请求到中断处理结束后所用的时间 C. 从发出中断请求到进入中断处理所用的时间 D.从中断处理结束到再次中断请求的时间

三、 判断题（10题，每题1分，共10分）

1、在中央处理器中，运算器可以向控制器发出命令进行运算操作。（ ） 2、在计算机系统中，构成虚拟存储器只需要一定的硬件资源便可实现。（ ） 3、使Cache命中率最高的替换算法是是替换最近最少使用的块算法LRU。（ ） 4、一个更高级的中断请求一定可以中断另一个中断处理程序的执行。（ ） 5、CPU响应DMA请求的时间是必须在一条指令执行完毕。（ ） 6、流水线并不能减少单条指令的执行时间，但却能提高吞吐率。（ ） 7、计算机中的外围设备是指输入/输出设备。（ ） 8、全相联映射的地址转换速度快，但冲突概率较高。（ ）

9、在写操作时，对Cache与主存单元同时修改的方法称作写回发。（ ）

10、大多数微机总线由地址总线、数据总线和控制总线组成，因此，它们是三总线结构的。（ ）

四、 简答题（共20分，每小题5分）

1、 简述一次DMA处理的全过程，并说明在处理过程中CPU所完成的工作。

2、 指令和数据都以什么形式存放在主存？如何区分从主存取出的是指令还是数据。

3、 常见的集中式总线控制有几种? 哪种方式响应时间最快？哪种方式对电路故障最敏

感？

4、 CPU包括哪几个工作周期？ 每个工作周期的作用是什么？

五、 分析题（共26分）

1、 某机器指令字长12位，每个地址段3位，提出一种字段分配方案，使该机指令系统能

有6条三地址指令和8条二地址指令。（4分）

2、 设机器数字长为16位，采用一位符号位。写出下列各种情况下它能表示数的范围。（8

分） （1） （2） （3） （4）

无符号数；

原码表示的定点小数； 补码表示的定点小数； 补码表示的定点整数。

3、 用64K×1位的DRAM芯片（芯片内是四个128×128的结构），构成256K×16位存储

器。问：

（1） 总共需要多少块芯片？ （2） 采用分散刷新方式，如单元刷新间隔不超过2ms，则刷新信号的周期是多少？（6

分）

4、CPU结构如图所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。(8分) (1).标明图中四个寄存器的名称。

(2).简述指令从主存取到控制器的数据通路。

(3).简述数据在运算器和主存之间进行存 / 取访问的数据通路。

主存储器

a ｂ ＡＣ ｄ ＡＬＵ 状态寄存器 操作控制器 ｃ

一、填空题

1、程序 地址 2、补码

3、直接映射 组相联映射 4、操作码 地址码 5、顺序 跳跃 6、运算器 控制器

7、独立编址 统一编址（必须按顺序填） 8、 可读

9、对阶 规格化（必须按顺序填） 10、适配器（接口电路） 二、单项选择题

1——5 BCACD 6——10 BCBBD 11——12 DC 三、判断题

1——5 ××√×× 6——10√×××× 四、简答题

1、DMA预处理：接收到DMA请求后，CPU向DMA控制器传送设备号、传送字数、主存缓冲区首地址等信息。（2分）

数据传送过程:CPU转去其他工作。DMA控制数据的传送过程，不断的把数据主存缓冲区和外设之间传递，每传递一个单位计数器就减1，直到计数器为0，完成本次传送。（2分）

DMA后处理：在接到DMA的中断请求后，CPU转去执行DMA后处理，检查传送是否完成，清空DMA工作寄存器，释放主存缓冲区等。(1分)

2、指令和数据都以二进制的形式存放在主存。（1分） 计算机区分指令和数据有以下两种方法：

通过不同的时间段来区分指令和数据，即在指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取出的即为数据。（2分）

通过地址来源区分，由PC提供存储单元地址的取出的是指令，由指令地址码部分提供存储单元地址的取出的是操作数。（2分）

3、（1）链式查询方式（2）计数器定时查询方式（3）独立请求方式（3分） 独立请求方式响应时间最快。（1分） 链式查询方式对电路故障最敏感。（1分）

4、 CPU包括4个工作周期：取指周期、间址周期、执行周期、中断周期。（2分）

取指周期：从存储器中取出指令放在IR；间址周期：取有效地址；执行周期：执行各条不同指令的功能；中断周期:保护断点。（3分） 六、 分析题

1、 若采用定长操作码时，三地址指令格式如下： CP（3位） A1（3位） A2（3位） A3（3位） 二地址指令和三地址指令最多只能有8条，若采用变长（扩展）操作码时，三地址指令格式仍为上图所示，但操作码的长度可随地址码的个数而改变。 2、（1）0~216-1，即0~65535 （2）1-215~-（1-215） （3）1-215~1

（4）215-1~-215，即32767~32768 3、（1）a为数据缓冲寄存器MDR ，b为指令寄存器 IR ，c为主存地址寄存器MAR，d为程序计数器PC。（４分）

（2）取指令的数据通路：PC→MAR→MM→MDR→ＩＲ（２分）

（３）数据从主存取出的数据通路（设数据地址为Ｘ）：Ｘ→ＭＡＲ→MM→MDR→AC→ALU

数据存入主存的数据通路（设数据地址为Y）：Y→MAR，ＡＣ→MDR→MM（2分）

（4）215-1~-215，即32767~32768 3、（1）a为数据缓冲寄存器MDR ，b为指令寄存器 IR ，c为主存地址寄存器MAR，d为程序计数器PC。（４分）

（2）取指令的数据通路：PC→MAR→MM→MDR→ＩＲ（２分）

（３）数据从主存取出的数据通路（设数据地址为Ｘ）：Ｘ→ＭＡＲ→MM→MDR→AC→ALU

数据存入主存的数据通路（设数据地址为Y）：Y→MAR，ＡＣ→MDR→MM（2分）

本文来源：https://www.bwwdw.com/article/j2tr.html