RTC硬件电路参考

目录

1、CRYSTAL MODEL 2、RTC振荡电路 3、CL对频率的影响 4、驱动能力 5、相位关系

6、197KHZ的抑制 7、误差分析

8、layout * check list

1、 CRYSTAL MODEL

第2页 共17页 3/28/2013

32K晶振与高频晶振区别：

第3页 共17页 3/28/2013

通过等效电路知道32K的音插型晶体其实是存在两个谐振频率，一个是32K，另一个是197K。但厂家开始时没有提供上面的等效电路，而是只说明存在一个32K的谐振点。在SC6600D上很容易出现197KHZ，一直怀疑是否芯片造成的。通过用下面的测试，验证了在没有芯片的前提下RTC电路的频率响应，发现电路出现两个谐振点。后来与厂商沟通后，他们才给了更为详细的等效电路。当然也并不是和芯片完全没关系，因为D芯片的驱动能力加强了，所以它的输出电阻变小了，它的影响在第6节中解释。

2、RTC振荡电路

第4页 共17页

3/28/2013

振荡电路在进入稳定振荡的情况下，其振荡条件为

??

AF=1 (1) 式（1）的复数可进一步用模和相角表示为

? Aej?A??Fej?F???AFej(?A??F)?1

将模与相角分开，则有

?? AF?1 （2） ?A??F?2n?(n?0,1,2,3,?????)

第5页 共17页 3/28/2013

3、CL对频率的影响

CL ={C1 C2 / (C1 + C2)} + CS + CIC 注：CS ： Stray capacitance,

C1C： IC’s input/output capacitance

CL ： Load capacitance, C1 = C2 = Capacitor which is connected.

频率的计算：

第6页 共17页

3/28/2013

Pulling sensitivity

The sensitivity of the working frequency to small changes in CL is given by:

This formula shows the direct dependence of “S“ to C1. For high frequency crystals of fundamental modes “S“ can be higher than -20 ppm/pF especially for low CL values . For high over-tone orders the sensitivity is lower than for fundamental mode units, because of much lower typical C1 values.

上图可以看到不同的CL规定值（通常典型值为7pf、9pf、12.5pf），对应的频率变化灵敏度是不同的。小CL值时相同的dCL影响频率可变范围要大，大CL值则相反。很显然如果我们的芯片驱动能力允许的话，选用大的CL值是更有利的。因为1、调试时可以更容易组合Cg Cd逼近所需要的频率范围;

2、较低的灵敏度，可以减少由Cg Cd 5%误差、PCB板以及芯片杂散电容的不一致性引起频率偏差。

第7页 共17页 3/28/2013

从上图也可以看到，F1是小于32.768khz的，用户需要的是FL

例如某个具体的晶体(MS2V-T1S型)的参数如下：

第8页 共17页

3/28/2013

下面的图将更直观的解释CL（9pf）对频率的影响。

第9页 共17页

3/28/2013

针对SP7100A V1.0.1测试：结果10PF+18PF SP7100A V1.0.1 ( 测试5PCS) CL=9PF Rf Rd Cg(PF) Cd(PF) 15 18 15 18 15 18 15 18 15 18 C// 3.6V 5.1M 1K 5.1M 1K 5.1M 1K 5.1M 1K 5.1M 1K 5.1M 1K 5.1M 1K 5.1M 1K 5.1M 1K 5.1M 1K f(arm_clk) 3.8V 32768 32768.09 32768.43 32768.52 32768.25 32768.33 32768.07 ppm 0 1.62 2.75 4.67 13.1 3.78 15.9 7.63 10.1 2.14 4.0V 32768. 02 32768.08 32768.1 32768.17 32768.45 32768.17 32768.55 32768.3 32768.39 32768.09 2004.9.14 226 229 205 231 234 12 10 12 10 10 10 10 10 10 10 6.67 32767.99 6.67 32768.04 6 6 6 32768.4 32768.43 32768.3 6.43 32768.03 32768.053 6.43 32768.13 32768.153 6.43 32768.12 32768.124 6.43 32768.22 6.43 32768.03

SM5100B v1.32 结果：12PF+18PF SM5100B 60pin v1.32 1pf探头测试 Cg+Cd 2+15 15+27 15+22 15+18 model 3.6V 4V 3.8 3.8V 2 32770.82 32771.01 32770.91 - - - 3 32770.62 32770.82 32770.74 - - - 4 32770.82 32771.11 32770.94 - - - 5 32770.79 32771.01 32770.88 - - - 8 32770.91 32771.02 32771.01 32767.51 32767.62 32767.77 15+15 32767.98 32767.81 32768.01 32767.99 32768.01 12+18 32768.1 32768.1 32768.15 32768.08 注：经对比，1PF的探头对频率影响为降低0.1HZ左右。

4、 驱动能力：

第10页 共17页 3/28/2013

a）Frequency tolerance +/- 20 ppm b) Aging first year max +/-3ppm

3) 匹配电容：

由于晶振本身存在+/-20PPM的误差，即没有一个准确的参考点，所以并不确定调试的CL一定满足厂家要求，只能通过更多的测量数据，取平均值接近要求的CL。

另外，电容使用的是+/-5%精度的，同样存在误差，经过计算，由于电容本身+/-5%的误差造成的频率误差在+/-1PPM左右，可以忽略。

综合各种误差，尽量使常温下调整的RTC频率比32.768khz偏快几个PPM（如32.7681~32.7682 khz），可以补偿温度引起的频率下偏，并且对用户来说，假如不准，那偏快总是比偏慢的好。

8、layout

1、 过孔产生的寄生电容和电感会变大，并且PCB的一致性会比较差。对

振荡电路都是不利的。

2、 内层走线必然要过孔，而且内层的杂散电容将变大。

3、 环地最好，因为RTC时钟始终在跑且电流很弱，几个uA左右，容易受干扰。

第16页 共17页

3/28/2013

*RTC电路CHECK LIST：

1、在Cg和Cd的组合中调整频率时，尽量是Cd比Cg大一些，Rd选用大于100K，Rf选用10M的，这样可以加强对 197KHZ的抑制 2、Cg、Cd电容选用5%精度的

3、在芯片驱动能力允许的情况下，应选用CL大的，如12.5pf的晶体，它对外部电容的

变化的灵敏度较低，可以减少由Cg Cd 5%误差、PCB板以及芯片杂散电容

的不一致性引起频率偏差。

4、尽量使常温下调整的RTC频率比32.768khz偏快几个PPM（如32.7681~32.7682 khz），可以补偿温度引起的频率下偏。

5、Layout 时尽量使走线在同一层，避免过孔或走内层。 6、Layout最好使RTC电路环地，减少干扰。

第17页 共17页 3/28/2013

本文来源：https://www.bwwdw.com/article/izxf.html