基于FPGA多功能频率计的设计 - 图文

大 学 毕 业 论 文 （设 计）

基于FPGA的多功能频率计的设计

学 生： 学 号： 指导老师：

专 业： 通信工程 完成年月： 2013年06月

（此页封面用统一模板，到时会通知学生）

大 学 毕 业 论 文 （设 计）

目录

摘要 .................................................................... 3 Abstract ................................................................ 4 第一章 绪论 ............................................................. 5

1.1 研究背景及意义 .................................................. 5 1.2 论文的研究内容及结构安排 ........................................ 5 第二章 频率测量原理概述 ................................................. 7

2.1 开发平台及FPGA/CPLD简介 ........................................ 7

2.1.1 Quartus II简介 ........................................... 7 2.1.2 FPGA/CPLD简介 ............................................ 7 2.2 数字频率计工作原理概述 .......................................... 8 2.3 测频方法及误差分析 ............................................. 10

2.3.1 常用测频方案 ............................................. 10 2.3.2 等精度测频原理 ........................................... 11 2.3.3 误差分析 ................................................. 12 2.4 本章小结 ....................................................... 13 第三章 等精度频率计的系统设计与功能仿真 ................................ 14

3.1 系统的总体设计 ................................................. 14 3.2 信号源模块 ..................................................... 16

3.2.1 预分频 ................................................... 16 3.2.2 分频模块 ................................................. 17 3.3 按键控制模块 ................................................... 19 3.4 测频控制信号模块 ............................................... 20 3.5 锁存器 ......................................................... 21 3.6 计数器模块 ..................................................... 22 3.7 周期模块 ....................................................... 23 3.8 显示模块 ....................................................... 26

3.8.1 数据选择器 ............................................... 26

1

大 学 毕 业 论 文 （设 计）

3.8.2 数码管显示驱动 ........................................... 26 3.9 本章小结 ....................................................... 27 第四章 总体设计验证 .................................................... 28 第五章 总结与展望 ...................................................... 30 致谢 ................................................................... 30 参考文献 ............................................................... 32 附录 文献翻译 .......................................................... 33

英文文献1 ......................................................... 33 英文文献2 ......................................................... 37 译文1 频率调制 .................................................... 39 译文2 振幅键控 .................................................... 43

2

大 学 毕 业 论 文 （设 计）

摘要

数字频率计是一种基本的测量仪器。本设计根据等精度的测量原理进行设计，克服了传统的频率计的测量精度随被测信号频率的变动而改变的缺点。等精度的测量方法在具有较高测量精度的同时，在整个频率区域保持有恒定的测试精度。

本文论述了利用FPGA/CPLD进行频率测量技术，设计了一个8位数字显示的等精度频率计。它采用Verilog/VHDL硬件描述语言编写程序，在Quartus II软件开发集

成环境下进行仿真，包括设计输入、编译、软件仿真、下载和硬件仿真等全过程。软件设

计模块分为被测信号、频率测量、周期测量、数码管显示共四个模块。硬件采用Altera公司的Cyclone II开发板EP2C8Q208C8N，系统时钟为50MHZ，该频率计的频率测量范围为15HZ-10MHZ。经过仿真下载验证,能够实现等精度测频率和周期的功能，证明该设计方案切实可行。

关键词：数字频率计，FPGA/CPLD，Verilog/VHDL语言

3

大 学 毕 业 论 文 （设 计）

Abstract

Digital Frequency Meter is a basic measuring instrument. According to the principle of equal precision measurement， this design overcomes the shortcomings of the traditional frequency meter measurement, whose accuracy changes with the measured signal frequency. Methods such as precision measurements with its high accuracy, while the entire frequency region to maintain a constant precision.

This article discusses frequency measurement technology using FPGA / CPLD, and completes the design of an 8-bit digital precision frequency meter. It based on Verilog / VHDL description of a programming language under Quartus Ⅱ simulation environment. It is divided into four modules: the measured signal, frequency measurement, period measurement, digital display. Hardware design uses the development board EP2C8Q208C8N manufactured by Altera's Cyclone II. Its system clock is 50MHZ. This frequency meter?s frequency measurement ranges from 15HZ to 10MHZ. This design includes the whole process of input, compilation, software simulation, downloads, and hardware simulation. Precision frequency and period measuring is achieved through simulation download, which demonstrates that the design scheme is practicable.

Key words: Digital frequency meter, FPGA/CPLD，Verilog/VHDL.

4

本文来源：https://www.bwwdw.com/article/iz3f.html