2015-2016-01 存储器练习题 带参考答案分析

存储器练习题 参考答案

一、选择题（75+7题）

1、计算机系统中的存储器系统是指( D )。

A、RAM存储器 B、ROM存储器

C、主存储器 D、主存储器和外存储器

2、存储器是计算机系统中的记忆设备，它主要用来( C )。

A、存放数据 B、存放程序 C、存放数据和程序 D、存放微程序 3、存储单元是指( B )。

A、存放一个二进制信息位的存储元 B、存放一个机器字的所有存储元集合 C、存放一个字节的所有存储元集合 D、存放两个字节的所有存储元集合 4、计算机的存储器采用分级存储体系的主要目的是( D )。

A、便于读写数据 B、减小机箱的体积

C、便于系统升级 D、解决存储容量、价格和存取速度之间的矛盾 5、存储周期是指( C )。

A、存储器的读出时间 B、存储器的写入时间

C、存储器进行连续读和写操作所允许的最短时间间隔 D、存储器进行连续写操作所允许的最短时间间隔 6、和外存储器相比，内存储器的特点是( C )。

A、容量大，速度快，成本低 B、容量大，速度慢，成本高 C、容量小，速度快，成本高 D、容量小，速度快，成本低

7、某计算机字长16位，它的存储容量64K，若按字编址，那么它的寻址范围是( B )。

A、0～64K B、0～32K C、0～64KB D、0～32KB

8、某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为( D )。

A、64,16 B、16,64 C、64,8 D、16,16

9、某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为( D )。

A、8,512 B、512,8 C、18,8 D、19，8

10、某机字长32位，存储容量1MB，若按字编址，它的寻址范围是( C )。

A、0～1M B、0～512KB C、0～256K D、0～256KB

11、某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是( A )。

A、0～1M B、0～4MB C、0～4M D、0～1MB

12、某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围( C )。

A、0～4MB B、0～2MB C、0～2M D、0～1MB

13、某计算机字长为32位，其存储容量为16MB，若按双字编址，它的寻址范围是( B )。

A、0～16MB B、0～8M C、0～8MB D、0～16MB

14、某SRAM芯片，其容量为512×8位，加上电源端和接地端，该芯片引出线的最小数目应为( D )。

A、23 B、25 C、50 D、19 15、相联存储器是按( C )进行寻址的存储器。

A、地址指定方式 B、堆栈存取方式

C、内容指定方式 D、地址指定与堆栈存取方式结合 16、主存储器和CPU之间增加cache的目的是( A )。

A、解决CPU和主存之间的速度匹配问题 B、扩大主存储器的容量

C、扩大CPU中通用寄存器的数量

D、既扩大主存容量又扩大CPU通用寄存器数量 17、采用虚拟存储器的主要目的是( B )。

A、提高主存储器的存取速度

B、扩大主存储器的存储空间，并能进行自动管理和调度

C、提高外存储器的存取速度 D、扩大外存储器的存储空间 18、在虚拟存储器中，当程序在执行时，( D )完成地址映射。

A、程序员 B、编译器 C、装入程序 D、操作系统 19、下列说法中不正确的是( B )。

A、每个程序的虚地址空间可以大于实地址空间，也可以小于实地址空间 B、多级存储体系由cache、主存和虚拟存储器构成

C、cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理

D、当cache未命中时，CPU可以直接访问主存，而外存与CPU之间则没有直接通路 20、在cache的地址映射中，若主存中的任意一块均可映射到cache内的任意一块的位置上，则这种方法称为( A )。

A、全相联映射 B、直接映射 C、组相联映射 D、混合映射 21、以下描述中基本概念正确的句子是( A )。

A、硬盘转速高，存取速度快 B、软盘转速快，存取速度快 C、硬盘是接触式读写 D、软盘是浮动磁头读写 22、组成2M*8bit的内存，可以使用（ C ）

A、1M*8bit进行并联 B、1M*4bit进行串联 C、2M*4bit进行并联 D、 2M*4bit进行串联

23、若SRAM芯片容量为2M*8bit，则该芯片引脚中地址线和数据线的数目之和是（ B ） A. 21 B. 29 C. 18 D.不可估计

24、若RAM中每个单元为16位，则下面所述正确的是（ B ） A.地址线也是16位 B.地址线与16位无关 C.地址线与16位有关 D.地址线不得少于16位 25、RAM芯片串联时可以（ B ）

A.增加存储字长 B.增加存储单元数量

C.提高存储器的速度 D.降低存储器的平均价格 26、RAM芯片并联时可以（ A ）

A.增加存储字长 B. 增加存储单元数量 C.提高存储器的速度 D.降低存储器的平均价 27、下面所叙述不正确的是（ C ）

A.随机存储器可以随时存取信息，掉电后信息丢失 B.访问随机存储器时，访问时间与单元的物理位置无关 C.内存中存储的信息均是不可改变的 D.随机存储器和制度存储器可以统一编址 28、和外存相比，内存的特点是（ C ）

A.容量大，速度快，成本低 B.容量大，速度慢，成本高 C.容量小，速度快，成本高 D.容量小，速度快，成本低 29、下列元件中存取最快的是（ ）

A.Cache B.寄存器 C.内存 D.外存 30、RAM和ROM的主要区别是（ B ）

A.断电后，ROM内保存的信息会丢失，RAM则可长期保存而不会丢失 B.断电后，RAM内保存的信息会丢失，ROM则可长期保存而不会丢失 C.ROM是外存，RAM是内存 D.RAM是外存，ROM是内存

31、某计算机字长16位，其存储容量为2MB，按半字编址，它的寻址范围是（ C ） A.0~8M-1 B.0~4M-1 C.0~2M-1 D.0~1M-1

32、某计算机字长32位，其存储容量为8MB，按双字编址，它的寻址范围是（ D ） A.0~256K-1 B.0~512K-1 C.0~2M-1 D.0~1M-1 33、计算机的存储器采用分级方式是为了（ B ） A.减少主机箱的体积

B.解决容量、价格、速度三者之间的矛盾 C.保存大量数据方便 D.操作方便

34、在主机和CPU之间增加cache的目的是（ C ） A.增加内存容量 B.提高内存的可靠性

C.解决CPU与内存之间的速度匹配问题 D.增加内存容量，同时加快存取速度 35、采用虚拟存储器的主要目的（ B ）

A.提高主存的存取速度 B.扩大存储器空间，并能进行自动管理 C.提高外存的存取速度 D.扩大外存储器空间 36、程序访问的局部性是使用（ B ）的依据。 A.缓冲 B.Cache C.虚拟内存 D.进程 37、有关高速缓冲存储器的说法正确的是（ B ） A.只能在CPU 以外 B.CPU内外都可以设置

C.只能在CPU以内 D.若存在cache，CPU就不能再访问主存 38、软盘驱动器在寻找数据时（ C ）

A.盘片不动，磁头运动 B.盘片运动，磁头不运动 C.盘片运动，磁头运动 D.盘片不动，磁头不运动 39、磁盘存储器的记录方式一般采用（ C ）

A.归零制 B.不归零制 C.改进的调频制 D.调相制 40、一张3.5英寸软盘的存储容量为（ ），每个扇区存储的固定数据是（ A ）。 A.1.44MB，512B B.1MB，1024B C.2MB，256B D.1.44MB，512KB 41、磁盘的等待时间通常指（ A ）

A.磁盘转半周所需的时间 B.磁盘转2/3周所需的时间 C.磁盘转1/3周所需的时间 D.磁盘转一周所需的时间 42、以下描述中基本概念正确的句子是（ A ）

A.硬盘转速高、存取速度快 B.软盘转速高、存取速度快 C.硬盘是接触式读写 D.软盘是浮动磁头读写 43、若磁盘的转速提高一倍，则（ D ）

A.平均存取时间减半 B.平均寻道时间减半 C.存储密度可以提高一倍 D.平均定位时间不变 44、活动头磁盘存储器的平均存取时间是指（ C ）

A.最大找道时间加上最小找道时间 B.平均找道时间

C.平均找道时间加平均等待时间 D.平均等待时间 45、活动头磁盘存储器的找道时间是指（ C ）

A.最大找道时间 B.最小找道时间 C.最大找道时间加上最小找道时间的平均值 D.最大找道时间加上最小找道时间

46、在下列几种存储器中，CPU可直接访问的是（ A ）。 A. 主存储器 B. 磁盘 C. 磁带 D. 光盘

47、在主存和CPU之间增加cache存储器的目的是( C )。

A. 增加内存容量 B. 提高内存的可靠性

C. 解决CPU与内存之间的速度匹配问题 D.增加内存容量，同时加快存取速度 48、SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为( B )。 A．64，16 B．16，16 C．64，8 D．16，64。

49、以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最 高的是( C )。

A DRAM B SRAM C FLASH ROM D EPROM 50、双端口存储器所以能进行高速读/写操作，是因为采用（ D ）。

A.高速芯片 B 新型器件 C 流水技术 D 两套相互独立的读写电路 51、某单片机字长32位，其存储容量为4MB。若按字编址，它的寻址范围是（A ）。 A.1M B.4MB C.4M D.1MB 52、 EEPROM是指（D ）

A.读写存储器 B 只读存储器 C 闪速存储器 D 电编程只读存储器 53、一个Cache-主存系统，采用50MHz 的时钟，存储器以每一个时钟周期传输一个字的速率，连续传输8 个字，以支持块长为8 个字的Cache，每个字4 个字节。假设读操作所花的时间是：1 个周期接受地址，3 个周期延迟，8 个传输周期传输8 个字；写操作所花的时间是：1 个周期接受地址，2 个周期延迟，8 个周期传输8 个字，3 个周期恢复和写入纠错码，则当系统以35%为读操作，65%为写操作的访问情况工作，则存储器最大带宽为（ D ） A．133.2MBps B．114.4MBps C．126MBps D．120.3MBps 分析：

时钟50MHZ，时钟周期为20ns.

读操作的时间：Tr =（1+3+8）×20ns = 240ns 写操作的时间：Tw = （1+2+8+3）×20ns = 280ns

则综合加权的时间是：240ns×0.35 + 280ns×0.65 = 266ns 带宽为（也就是266ns 可以传输8 个字，或者说传输32 字节）： Bn = 32B/（266×10-9 s）≈ 120.3MBps

54、在下列Cache 替换算法中，一般情况下，（ D ）性能最优。 A．随机法 B．先进先出法 C．后进先出法 D．近期最少使用法 55、4 片16K×8 位的存储芯片可以设计成（ D ）容量的存储器。 Ⅰ. 64K×8 位 Ⅱ. 32K×4 位 Ⅲ. 32K×16 位 Ⅳ. 16K×32 位 A．Ⅰ、Ⅱ B．Ⅱ、Ⅲ C．Ⅰ、Ⅲ D．Ⅰ、Ⅲ、Ⅳ

56、某机器字长16 位，主存容量为16MB，若按半字寻址，其寻址范围大小为（ D ）。 A．4M B．2M C．8M D．16M 57、高速缓冲存储器Cache 一般采取（ A ）。

A. 随机存取方式 B. 顺序存取方式 C. 半顺序存取方式 D. 只读不写方式 58、 若存储周期250ns，每次读出16 位，则该存储器的数据传送率为（ C ）。

A. 4×10 字节/秒 B. 4M 字节/秒 C. 8×10 字节/秒 D. 8M 字节/秒 59、 半导体静态存储器SRAM 的存储原理是（ A ）。 A. 依靠双稳态电路 B. 依靠定时刷新

C. 依靠读后再生 D. 信息不再变化

60、在下列 Cache 替换算法中，一般说来哪一种比较好（D ）。

A．随机法 B．先进先出法 C．后进先出法 D．近期最少使用法

解析：在Cache替换算法中，随机法是随机地确定替换的存储单元，先进先出法是替换最早调入的存储单元，它们都没有根据程序访存局部性原理，命中率较低；近期最少使用法比较正确地利用了程序访存局部性原理，替换出近期用得最少的存储块，命中率较高，是一种比较好的替换算法。而后进先出法不是Cache所使用的替换算法，此法在堆栈存储结构中使用。

61、存储器的随机访问方式是指（D ）。

A．可随意访问存储器 B．按随机文件访问存储器

C．可对存储器进行读出与写入 D．可按地址访问存储器任一编址单元，其访问时间相同且与地址无关

62、高速缓冲存储器（cache）的存取速度（ C ）。

A．比内存慢，比外存快 B．比内存慢，比寄存器快 C．比内存快，比寄存器慢 63、某计算机的主存为3KB，则内存地址寄存器需要（ C ）位就足够了。 A．10 B．11 C．12 D．13

12

解析：3KB小于2，

64、在微机中，CPU访问各类存储器的频率由高到低的次序为（ A ）。 A．高速缓存、内存、磁盘、磁带 B．内存、磁盘、磁带、高速缓存 C．磁盘、内存、磁带、高速缓存 D．磁盘、高速缓存、内存、磁带 65、常用的虚拟存储器寻址系统由（ A ）两级存储器组成。

A．主存—辅存 B．cache—主存 C．cache—辅存 D．cache—cache 66、下面说法中，正确的是（ D ）。

A．EPROM是不能改写的 B．EPROM是可改写的，所以也是一种读/写存储器 C．EPROM只能改写一次 D．EPROM是可改写的，但它不能作为读/写存储器

67、在一个具有24条地址线的微机系统中，装有16KB ROM, 480KB RAM和100MB的硬盘，说明其内存容量为（ A ）。

A．496KB B．16KB C．100MB D.480KB 解析：内存由ROM和RAM构成

68、对于地址总线为32位的微处理器来说，其直接寻址的范围可达（ D ）。 A．1MB B．16MB C．64MB D．4GB

32

解析：32根地址线，寻址空间2

69、在磁盘和磁带两种磁表面存储器中，存取时间与存储单元的物理位置有关，按存储 方式分，( B )。

A．二者都是串行存取； B．磁盘是部分串行存取，磁带是串行存取； C．磁带是部分串行存取，磁盘是串行存取； D．二者都是并行存取。 70、DRAM的中文含义是.( B )

A、静态随机存储器 B、动态随机存储器 C、静态只读存储器 D、动态只读存储器 71、动态RAM的特点是（ C ）

A、工作中需要动态地改变存储单元内容 B、工作中需要动态地改变访存地址

66

C、每隔一定时间需要刷新 D、每次读出后需要刷新 72、计算机的主存储器是指（ C ）。

A、RAM和C磁盘 B、ROM C、ROM和RAM D、硬盘和控制器 73、下列不能用作存储容量单位的是（ B ）。

A、Byte B、MIPS C、KB D、GB

74、存储容量1GB等于（ C ）。

A、1024B B、1024KB C、1024MB D、128MB

75、ROM是只读存储器，固化有开机必读的例行程序，关机时（ B ）。 A.信息自动消失 B.不会消失消失后自行恢复 D.用户可以随时改写

2009-2012研究生全国统考存储器部分选择题（部分）

1、某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是 （ C ）。 A．0 B. 2 C. 4 D. 6

2、某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是( D ).

A．1、15 B．2、15 C．1、30 D．2、30 3、用若干个2K x 4位芯片组成一个8K x 8位存储器，则0B1FH所在芯片的最小地址是( D ) A.0000H B.0600H C.0700H D.0800H 4、下列有关RAM和ROM得叙述中正确的是( A ). I RAM是易失性存储器，ROM是非易失性存储器 II RAM和ROM都是采用随机存取方式进行信息访问

III RAM和ROM都可用做Cache IV RAM和ROM都需要进行刷新 A. 仅I和II B. 仅II和III C. 仅I ，II， III D. 仅II，III，IV 5、下列各类存储器中，不采用随机存取方式的是( B )

A．EPROM B．CDROM C．DRAM D．SRAM

6、某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M×8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是( D )

A．22位 B．23位 C．25位 D．26位

7、下列关于闪存（Flash Memory）的叙述中，错误的是( A )。

A．信息可读可写，并且读、写速度一样快

B．存储元由MOS管组成，是一种半导体存储器 C．掉电后信息不丢失，是一种非易失性存储器 D．采用随机访问方式，可替代计算机外部存储器

二、填空题

1、计算机系统中的存储器分为（ 内存） 和（ 外存 ）。在CPU执行程序时，必须将指令存放在（ 内存 ）中。

2、输入、输出设备以及（辅助存储器）统称为 外围设备 。 3、计算机存储器的最小单位为（ 比特 ）。1KB容量的存储器能够存储 8192个这样的基本单位。

4、对存储器的要求是（ 容量大 ， 速度快 ， 成本低） ，为了解决这三方面的矛盾，计算机采用（ 多级存储 ）体系结构。 5、存储器的技术指标有（存储容量），（存取时间），(存储周期），（存储器带宽）。 、CPU能直接访问(cache)和(主存)，但不能直接访问( 辅助存储器 )。 、广泛使用的SRAM和DRAM都是半导体（ 随机访问）储器，前者的速度比后者快，但（集成度）不如后者高。它们的共同缺点是断电后（不能）保存信息。 8、相联存储器不按地址而是按（内容）访问的存储器。

9、cache是为了解决CPU和主存之间（速度）不匹配而采用的一项重要的硬件技术。 0、主存与cache的地址映射有（全相联）、（直接）（组相联）三种方式。其中（组相联）方式，适度地兼顾了前二者的优点又尽量避免其缺点。

11、半导体SRAM靠（触发器）存储信息，半导体DRAM则是靠（电荷存储器件存储信息）。 12、DRAM存储器的刷新一般有（集中式、分散式和异步式）三种方式，之所以刷新是因为（有电荷泄漏，需定期补充）。

13、使用cache是为了解决（CPU和主存的速度匹配，提高主存速度）问题，存储管理主要由（硬件）实现。使用虚拟存储器是为了解决（扩大主存容量和地址分配）问题，存储管理主要由（软件）实现。后一种情况下，CPU（ 不能直接）访问第二级存储器。

14、虚拟存储器通常由（ 主存）和（辅存）两级存储系统组成。为了在一台特定的机器上执行程序，必须把（逻辑地址）映射到这台机器主存储器的（物理地址）空间上，这个过程称为（地址映射）。

15、为了便于主存和辅存之间的信息交换，虚拟存储器一般采用（二维）或三维的复合地址格式。根据地址格式不同，虚拟存储器分为（页式、段式和 段页式）三种。

16、根据目前常用的存储介质可以把存储器分为（半导体存储器、磁表面存储器和光存储器）3 种。

17、 ROM 可分为掩模式只读存储器（ MROM ） 、可编程只读存储器（ PROM ） 、可擦除可编程只读存储器（ EPROM ） 和电擦除可编程只读存储器（ EEPROM ） 4 种。

18、采用 4K × 4 位规格的静态 RAM 存储芯片扩展为 32K × 16 位的存储器，需要这种规模的存储芯片（ 32 ）片。

19、要组成容量为 4K × 8 位的存储器，需要 8 片 4K × 1 位的静态 RAM 芯片并联，或者需要 4 片 1K × 8 位的静态 RAM 芯片串联。

20、 Cache 的地址映射方式有（直接映射、全相联映射和组相联映射）3 种。

21、某台计算机的内存储器设置有32位的地址线，16位并行数据输入/输出端，它的最

32

大存储容量是（2×16位）。

22、某ＳＲＡＭ的单元存放有一个数据如３ＣＨ，ＣＰＵ将它读取后，该单元的内容是（3CH）。

23、三级存储系统是由（ Cache ）、主存储器和（辅（外）存）构成。

24、一个具有8KB直接映像Cache的32位计算机系统，主存容量为32MB，假定该Cache中块的大小为4个32位字。主存地址中区号（ 12 ）位，块号（ 9 ）位，块内地址（ 4 ）位。主存地址为ABCDEF16的单元在Cache中的位置是（DEFH ）。 解：区号：32MB/8KB=4K， 12位 块号：8KB/4*4B=512， 9位

块内地址：4*32/8=16， 4位（字节地址）

主存地址为ABCDEF16的单元在Cache中的位置是0 1101 1110 1111，即DEF16 25、地址线A15～A0（低），若选取用16K×1存储芯片构成64KB存储器，则应由地址码（ 最高2位 ）译码产生片选信号。

解：用16K×1芯片构成64KB的存储器，需要的芯片数量为：(64K×8)/(16K×1)=32，每8片一组分成4组，每组按位扩展方式组成一个16K×8位的模块，4个模块按字扩展方式构

16

成64KB的存储器。存储器的容量为64K=2，需要16位地址，选用A15-A0为地址线；每个

14

模块的容量为16K=2需要14位地址，选用A13-A0为每个模块提供地址；A15、A14通过2-4译码器对4个模块进行片选。

26、将2K×4位的RAM存储芯片构成一个8KB的存储器，所需的芯片数量（ 8 ）片，需要（ 13 ）根地址线寻址该存储器，每个芯片需要（ 11 ）位地址，它们是（ A0-A10 ），片选信号由（ A11 A12 ）提供。

解：用2K×4位／片的RAM存储芯片构成一个8KB（8K×8位）的存储器，所需的芯片数量为：（8K×8）/（2K×4）=8片，每两片作为一组共4组，每组内采用位扩展法组成一个2K×8的模块，4个2KX8的模块按字扩展法构成8K×8的存储器，即8KB的存储器。此存储器的

13

容量为8KB，需13位地址（2=8K），选用A12-A0作为地址线，A13，A14，A15不用，各芯片的容量均为2K，需11位地址，用A10~A0向每个芯片提供地址，All， A12通过一个2-4译码器对4个模块进行选择，每个输出控制一个模块内的两个芯片，各个模块的片选控制信号CS对应的输入分别为：00，01，10，11。

三、判断题

1．计算机的主存是由RAM和ROM两种半导体存储器组成的。（T） 2．CPU可以直接访问主存，而不能直接访问辅存。（T） 3．外（辅）存比主存的存储容量大、存取速度快。(F) 4．动态RAM和静态RAM都是易失性半导体存储器。（T） 5．Cache的功能全部由硬件实现。（T）

6．引入虚拟存储器的目的是为了加快辅存的存取速度。(F) 7．多体交叉存储器主要是为了解决扩充容量的问题。(F)

8．Cache和虚拟存储器的存储管理策略都利用了程序的局部性原理。（T） 9．多级存储体系由Cache、主存和辅存构成。（T） 10. CPU访问存储器的时间是由存储器的容量决定的。(F)

四、综合题

1、用512K×8 位的Flash 存储芯片组成一个4M×32 位的半导体只读存储器，存储器按字节编址，试回答以下问题：

（1）该存储器的数据线数和地址线数分别为多少？ （2）共需要几片这样的存储芯片？ （3）说明每根地址线的作用。 解：

（1）由于所需组成存储器的最终容量为4M×32 位，所以需要32 根数据线。而存储器又是以字节编址，所以我们需要将存储器的容量先转换成16M×8 位，所以需要地址线24 根（224=16M）。

（2）采用512K×8 位的Flash 存储芯片组成4M×32 位的存储器时，需要进行位扩展和字扩展：

位扩展：4 片512K×8 位的Flash 存储芯片位扩展可以组成512K×32 位的Flash 存储芯

片。

字扩展：8 组512K×32 位的Flash 存储芯片字扩展可以组成4M×32 位的存储器。 综上，一共需要4×8=32 片512K×8 位的存储芯片。 （3）在CPU 的24 根地址线中（A0～A23），地址线的作用分配如下： A0、A1、： 由于在进行位扩展中，使用了4 片512K×8 位的Flash 存储芯片，而存储器是按字节编址的，所以必须在某个时候都可以取到其中的任何一片，使用00、01、10、11 分别来标记这4 片。

A2～A20 ：每一片都是512K，所以需要19 位（219=512K）来表示。 A21、A22、、A23：因为在扩展中4 片一组，一共有8 组，所以需要用3 位地址线来决定取哪一组（通过3-8 译码器形成片选信号）

2、设有一个具有20位地址和64位字长的存储器，问： （1）该存储器能存储多少个字节的信息？

（2）如果存储器由256K x 8位SRAM芯片组成，需要多少片？ （3）需要多少位地址作芯片选择？为什么？ 【解】

20

（1）2 * 64 / 8 B = 1M * 8 B = 8 MB

（2）8MB / (256K * 8 / 8 B) = 8MB / 256KB = 32片

（3）∵每8片芯片组成一组256K * 64位的存储器，每片芯片有18位地址（对应于256K个存储单元）

∴低18位地址直接接芯片的18位地址端，高2位地址通过2：4译码器作芯片选择。

3、CPU执行一段程序时，cache完成存取的次数为2000次，主存完成存取的次数为180次，已知cache存储周期为40ns，主存存储周期为250ns，求cache的命中率、cache/主存系统的效率和平均访问时间。 【解】

Nc = 2000，Nm = 180 tc = 40 ns，tm = 250 ns

∴命中率h = Nc/(Nc+Nm) = 2000/(2000+180) = 0.917 = 91.7%

平均访问时间ta = h*tc+(1-h)tm = 0.917*40+(1-0.917)*250 = 57.43 ns 效率e = tc/ta = 40/57.43 = 0.6965 = 69.65%

4、什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？

解：存储器的带宽指单位时间内从存储器进出信息的最大数量。

-9

存储器带宽 = 1/200ns ×32位 = 160M位/秒 = 20MB/秒（注：1ns=10s）

5、一个容量为16K×32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？

1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位 解：地址线和数据线的总和 = 14 + 32 = 46根；

选择不同的芯片时，各需要的片数为： 1K×4：（16K×32） / （1K×4） = 16×8 = 128片 2K×8：（16K×32） / （2K×8） = 8×4 = 32片 4K×4：（16K×32） / （4K×4） = 4×8 = 32片 16K×1：（16K×32）/ （16K×1） = 1×32 = 32片

4K×8：（16K×32）/ （4K×8） = 4×4 = 16片 8K×8：（16K×32） / （8K×8） = 2×4 = 8片 6、设有一个具有24位地址和8位字长的存储器，求：

（1）该存储器能存储多少字节的信息？

（2）若存储器由4M×4位的RAM芯片组成，需要多少片？ （3）需要哪种译码器实现芯片选择？说明地址线分配情况 解：

⑴ 存储单元数为224＝16MB，故能存储16M字节的信息。

⑵ 由于存储容量为16MB（8位字长），每4M字节需要2片（位并联方式），故需芯片数为16/4×2＝8片。

⑶ 若用8片组成一个16M（8位字长），地址总线的低22位可直接连到芯片的A0-A21管脚，而地址总线的高2位（A22，A23）需要通过2：4线译码器进行芯片选择。存储器组成方案为位并联和地址串联相结合的方式。

7、CPU执行一段程序时，cache完成存取的次数为5000次，主存完成存取的次数为2000次。已知cache存取周期为40ns，主存存取周期为160ns。求：

1）Cache 命中率H，

2）Cache/主存系统的访问效率e， 3）平均访问时间Ta。

解：① 命中率 H = Nc/（Nc+Nm） = 5000/（5000+2000）=5000/5200=0.96 ② 主存慢于cache的倍率 R = Tm/Tc=160Ns/40Ns=4

访问效率：

ｅ＝ １／［ｒ＋（１－ｒ）Ｈ］＝１／［４+（１－４）×０.９６］ ＝８９.３℅

③ 平均访问时间 Ｔａ＝Ｔｃ／ｅ＝４０／０.８９３＝４５nｓ

8、某机器中，已知配有一个地址空间为(0000—1FFF)16的ROM区域，现在用一个SRAM芯片（8K×8位）形成一个16K×16位的RAM区域，起始地址为（2000）16 。假设SRAM芯片有CS和WE控制端，CPU地址总线A15——A0 ，数据总线为D15——D0 ，控制信号为R / W（读 / 写），MREQ（当存储器读或写时，该信号指示地址总线上的地址是有效的）。要求：

（1）满足已知条件的存储器，画出地址译码方案。 （2）画出ROM与RAM同CPU连接图。

解 ：存储器地址空间分布如图所示，分三组，每组8K×16位。

由此可得存储器方案要点如下：

（1） 组内地址 ：A12 ——A0 （A0为低位）； （2） 组号译码使用2 ：4 译码器；

（3） RAM1 ，RAM 2 各用两片SRAM芯片位进行并联连接，其中一片组成高8位，另一片

组成低8位。

（4） 用 MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效）时，译码器工作。

（5） CPU的R / W 信 号与SRAM的WE端连接，当R / W = 1时存储器执行读操作， 当

R / W = 0时，存储器执行写操作。

本文来源：https://www.bwwdw.com/article/iump.html