计算机组成原理习题 第三章存储系统

更新时间:2024-06-04 13:19:01 阅读量: 综合文库 文档下载

说明:文章内容仅供预览,部分内容可能不全。下载后的文档,内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的,是否完整无缺。

第三章习题

一、填空题:

1. 广泛使用的A.______和B.______都是半导体随机读写存储器。前者速度比后者C.______,集成度不如后者高。

2. CPU能直接访问A.______和B.______,但不能直接访问磁盘和光盘。

3. 广泛使用的 ______和 ______都是半导体随机读写存储器,前者比后者速度快, ___ ___不如后者高。它们断电后都不能保存信息。

4. 由于存储器芯片的容量有限,所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。

5. Cache是一种A______存储器,是为了解决CPU和主存之间B______不匹配而采用的一项重要的硬件技术。

6. 虚拟存贮器通常由主存和A______两级存贮系统组成。为了在一台特定的机器上执行程序,必须把B______映射到这台机器主存贮器的C______空间上,这个过程称为地址映射。 7. 半导体SRAM靠A______存贮信息,半导体DRAM则是靠B______存贮信息。 8. 主存储器的性能指标主要是存储容量,A.______和B.______。

9. 由于存储器芯片的容量有限,所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。

10. 存储器和CPU连接时,要完成A.______的连接;B.______的连接和C.______的连接,方能正常工作。

11. 广泛使用的A.______和B.______都是半导体随机读写存储器,它们共同的特点是C.______。

12. 对存储器的要求是A.______,B.______,C.______,为了解决这三个方面的矛盾。计算机采用多级存储器体系结构。

13. 虚拟存贮器通常由主存和A______两级存贮系统组成。为了在一台特定的机器上执行程序,必须把B______映射到这台机器主存贮器的C______空间上,这个过程称为地址映射。 14. 多个用户共享主存时,系统应提供A______。通常采用的方法是B______保护和C______保护,并用硬件来实现。

15. 由于存储器芯片的容量有限,所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。

16. 相联存储器是按A.______访问的存储器,在cache中用来存放B.______,在虚拟存储器中用来存放C.______。在这两种应用中,都需要D.______查找。 17. DRAM存储器的刷新一般有A.___,B.___,C.___三种方式。

18. 并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。概括起来,主要有三种形式A. ______并行;B. ______并行;C. ______并行。 19. 主存与cache的地址映射有A. ______、B. ______、C. ______三种方式。其中______方式适度地兼顾了前二者的优点,又尽量避免其缺点,从灵活性、命中率、硬件投资来说

较为理想。

20. 动态半导体存贮器的刷新一般有A.______、B.______和C.______三种方式。 21. 根据地址格式不同,虚拟存贮器分为A______、B______和C______三种。

二、选择题:

1. EPROM是指______。

A. 读写存储器 B. 只读存储器

C. 可编程的只读存储器 D. 光擦除可编程的只读存储器 2. 在主存和CPU之间增加cache存储器的目的是______。

A. 增加内存容量 B. 提高内存可靠性

C. 解决CPU和主存之间的速度匹配问题 D. 增加内存容量,同时加快存取速度 3. 采用虚拟存储器的主要目的是______。

A. 提高主存储器的存取速度 B. 扩大存储器空间,并能进行自动管理 C. 提高外存储器的存取速度 D. 扩大外存储器的存储空间 4. 存储器是计算机系统的记忆设备,主要用于______。

A. 存放程序 B. 存放软件 C. 存放微程序 D. 存放程序和数据

5. 在______的计算机系统中,外设可以和主存储器单元统一编址,因此可以不使用 I/O指令。

A. 单总线 B. 双总线 C. 三总线 D. 多总线

6. CD-ROM光盘是______型光盘,可用做计算机的______存储器和数字化多媒体 设备。

A. 重写,内 B. 只读,外 C. 一次,外 D. 只读,内 7. 在主存和CPU之间增加cache存储器的目的是______。

A. 增加内存容量 B. 提高内存可靠性 C. 解决CPU和主存之间的速度匹配问题 D. 增加内存容量,同时加快存取速度 8. 某机字长32位,存储容量1MB。若按字编址,它的寻址范围是______。 A. 0~1M B. 0~512KB C. 0~256K D. 0~256KB 9. 计算机的存储器系统是指______。

A. RAM存储器 B. ROM存储器

C. 主存储器 D. cache,主存储器和外存储器 10. 某存储器芯片的存储容量为8K×1位,则它的地址线和数据线引脚相加的和为______

A. 12 B. 13 C. 14 D. 15 11. 存储周期是指______。

A. 存储器的读出时间 B. 存储器的写入时间

C. 存储器进行连续读和写操作所允许的最短时间间隔 D. 存储器进行连续写操作所允许的最短时间间隔

12. 某存储器芯片的存储容量为8K×8位,则它的地址线和数据线引脚相加的和为 ______。

A. 21 B. 20 C. 18 D. 16 13. 某计算机字长为32位,其存储器容量为16MB,若按字编址,它的寻址范围是______。

A. 0~8MB B. 0~4M C. 0~4MB D. 0~8M

14. 某存储器芯片的存储容量为8K×8位,则它的地址线和数据线引脚相加的和为 ______。

A. 21 B. 20 C. 18 D. 16 15. 某计算机字长32位,其存储容量为32KB,若按字编址,那么它的寻址范围是______。 A. 0~32K B. 0~16K C. 0~8K D. 0~32KB

16. 常用的虚拟存储系统由______两级存储器组成,其中______是大容量的磁表面存储器。

A. 快存-辅存,辅存 B. 主存-辅存,辅存

C. 快存-主存,辅存 D. 通用寄存器-主存,主存 17. 某一RAM 芯片,其容量为1024╳8位,其数据线和地址线分别为______。 A. 3,10 B. 10,3 C. 8,10 D. 10,8 18. 和内存储器相比,外存储器的特点是______。

A. 容量大,速度快,成本低 B. 容量大,速度慢,成本低 C. 容量小,速度快,成本高 D. 容量小,速度快,成本低

19. 某一SRAM芯片,其容量为1024×8位,除电源端和接地端外,该芯片引出线的最小数目应为______。

A. 13 B. 15 C. 18 D. 20

20. 某计算机字长16位,其存储容量为2MB,若按半字编址,它的寻址范围是______。 A. 0—8M B. 0—4M C. 0—2M D. 0—1M

21. 某RAM芯片,其存储容量为1024×16位,该芯片的地址线和数据线数目为______。 A. 20,16 B. 20,4 C. 1024,4 D. 1024,16 22. 某计算机字长32位,存储容量是8MB,若按双字编址,那么它的寻址范围是______。 A. 0—256K B. 0—512K C. 0—1M D. 0—2M 23. 和外存储器相比,内存储器的特点是______。

A.容量大、速度快、成本低 B.容量大、速度慢、成本高 C.容量小、速度快、成本高 D.容量小、速度快、成本低

24. 一个256KB的存储器,其地址线和数据线总和为______。

A.16 B.18 C.26 D.20 25. 某存储器芯片的存储容量为8K×1位,则它的地址线和数据线引脚相加的和为____。 A.11 B.12 C.13 D.14

26. 机器字长32位,其存储容量为4MB,若按字编址,它的寻址范围是______。

A.0 - 1M B.0 - 1MB C.0 - 4M D.0 - 4MB

27. 某一SRAM芯片,其容量为512×8位,除电源端和接地端外,该芯片引出线的最小数目应为______。

A.23 B.25 C.50 D.19

28. 某SRAM芯片,其存储容量为64ⅹ16位,该芯片的地址线和数据线数目为______。 A. 64,16 B. 16,64 C. 64,8 D. 16,6 29. 计算机的存储器系统是指______。

A.RAM存储器 B.ROM存储器 C.主存储器 D.主存储器和外存储

30. 某计算机字长16位,它的存储容量是64K,若按字节编址,那么它的寻址范围是______。

A. 0—64K B. 0—32K C. 0—64KB D. 0—32KB

31. 存储器是计算机系统的记忆设备,主要用于______。

A. 存放程序 B. 存放软件 C. 存放微程序 D. 存放程序和数据 32. CPU读/写控制信号的作用是______。

A. 决定数据总线上的数据流方向 B. 控制存储器操作(R/W)的类型 C. 控制流入、流出存储器信息的方向 D. 以上任一作用

33. 双端口存储器和多模块交叉存储器属于A.______存储器结构。前者采用B.______技术,后者采用C.______技术。

34. 双端口存储器所以能高速进行读写,是因为采用______。

A.高速芯片 B.两套相互独立的读写电路 C.流水技术 D.新型器件 35. 相联存储器是按______ 进行寻址的存储器。

A.地址指定方式 B.堆栈存取方式

C.内容指定方式 D。地址指定与堆栈存取方式结合 36. 在虚拟存储器中,当程序正在执行时,由______完成地址映射。

A. 程序员 B. 编译器 C. 装入程序 D. 操作系统 37. 下列有关存储器的描述中,不正确的是______。

A. 多体交叉存储器主要解决扩充容量问题 B. 访问存储器的请求是由CPU发出的

C. cache与主存统一编址,即主存空间的某一部分属于cache D. cache的功能全由硬件实现

38. 模4交叉存储器有4个存储模块,它们有各自的______。

A. 地址寄存器

B. 地址寄存器和指令寄存器 C. 地址寄存器和数据缓冲寄存器

D. 地址寄存器、数据缓冲寄存器和指令寄存器

39. 双端口存储器之所以能高速进行读/写,是因为采用______。

A. 新型器件 B. 流水技术 C. 两套相互独立的读写电路 D. 高速芯片 40. 交叉存储器实质上是一种___存储器,它能___执行___独立的读写操作。

A. 模快式,并行,多个 B.模快式,串行,多个 C. 整体式,并行,一个 D.整体式,串行,多个 41. 双端口存储器在___情况下会发生读/写冲突。

A.左端口与右端口的地址码不同 B.左端口与右端口的地址码相同 C.左端口与右端口的数据码相同 D.左端口与右端口的数据码不同 42. 没有外存贮器的计算机监控程序可以存放在______。 A RAM B ROM C RAM 和 ROM D CPU 43. 在多级存储体系中,“cache—主存”结构的作用是解决______的问题。

A.主存容量不足 B.主存与辅存速度不匹配 C.辅存与CPU速度不匹配 D.主存与CPU速度不匹配 44. 下面的描述中有错误的是______。

A.主存和CPU是通过数据通道存取数据 B.主存和CPU是通过系统总路线存取数据

C.CPU和外存是通过I/O接口存取数据 D.外存和CPU是通过数据通道存取数据45. EEPROM是指______。

A. 读写存储器 B. 只读存储器

C. 电擦除可编程的只读存储器 D. 光擦除可编程的只读存储器 46. 在下列因素下,与cache的命中率无关的是____。

A.主存的存取时间 B.块的大小 C.cache的组织方式 D.cache的容量

47. 虚拟段页式存储管理方案的特点为______。

A. 空间浪费大、存储共享不易、存储保护容易、不能动态连接 B. 空间浪费小、存储共享容易、存储保护不易、不能动态连接 C. 空间浪费大、存储共享不易、存储保护容易、能动态连接 D. 空间浪费大、存储共享容易、存储保护容易、能动态连接

48. 在cache的地址映射中,若主存中的任意一块均可映射到cache内的任意一块的位置上,则这种方法称为_____。

A.全相联映射 B.直接映射 C.组相联映射 D.混合映射

三、简答题:

1. DRAM存储器采用何种方式刷新?有哪几种常用的刷新方式?

2. 现有一64K×2位的存储器芯片,欲设计具有同样存储容量的芯片,应如何安排地址线和数据线引脚的数目,使两者之和最小。并说明有几种解答。

3. 已知某8位机的主存采用半导体存储器,地址码为18位,采用4K×4位的SRAM芯片组成该机所允许的最大主存空间,并选用模块条形式,问:若每个模块条为32K×8位,共需几个模块条?每个模块条内有多少片RAM芯片?主存共需多少RAM芯片?CPU需使用几根地址线来选择各模块?使用何种译码器?

4. 请说明SRAM的组成结构,与SRAM相比,DRAM在电路组成上有什么不同之处? 5. 什么是存储保护?通常采用什么方法? 6. 试述ROM和RAM的区别?

7. 试述两种地址译码方式的特点与区别?

8. 试述存储器芯片地址选择方法的分类及特点?

9. 何谓SRAM?何谓DRAM?它们在使用上有何特点?两者有何区别?各自的使用场合是什么?

10. 只读存储器从功能和制造工艺可发为哪几种?各种只读存储器的特点是什么? 11. 动态存储器为什么要进行刷新?刷新过程和CPU正常读/写操作有何差别? 12. 微机系统中存储器与CPU连接时应考虑哪几方面的问题?

四、计算题:

1. 有一个1024K×32位的存储器,由128K×8位的DRAM构成。问:总共需要多少DRAM芯片。

2. 要求用128K×16位的SRAM芯片设计512K×16位的存储器,SRAM芯片有两个控制端:当 CS 有效时该片选中。当W/R=1时执行读操作,当W/R=0时执行写操作。用64K×16位的EPROM芯片组成128K×16位的只读存储器。试问:。 <1> 数据寄存器多少位? <2> 地址寄存器多少位? <3> 共需多少片EPROM? <4> 画出此存储器组成框图。

3. 用8K×8位的ROM芯片和8K×8位的RAM芯片组成一个32K×8位的存储器,其中RAM地址占24K(地址为2000H~7FFFH),ROM地址占8K(地址为0000H~1FFFH)。RAM芯片有两个输入端:当CS有效时,该片选中,当W/R=1时,执行读操作;当W/R=0时,执行写操作。ROM芯片只有一个控制输入端——片选CS。要求画出此存储器组成结构图。(包括与CPU的连接)。

4. 设有一个具有20位地址和32位字长的存储器,问:

(1)该存储器能存储多少个字节的信息?

(2)如果存储器由512k×8位的SRAM 芯片组成,需多少片? (3)需多少位地址作芯片选择?

5. 设有一个具有20位地址和32位字长的存储器,问:该存储器能存储多少个字节的信息?

(1) 如果用512k×8位的SRAM组成,需多少片? (2) 需要多少位地址作芯片选择?

6. 有一个16K×16的存储器,由1K×4位的DRAM芯片构成问: (1)总共需要多少DRAM芯片? (2)画出存储体的组成框图。

7. 用16k×8位的SRAM芯片构成64K×16位的存储器,要求画出该存储器的组成逻辑框图。

8. 存储器容量为32字,字长64位,模块数m = 8,用交叉方式进行组织。存储周期T = 200ns, 数据总线宽度为64位,总线传输周期τ = 50ns。问该存储器的带宽是多少?

9. 用定量分析方法证明模块交叉存储器带宽大于顺序存储器带宽。 解:假设(1)存储器模块字长等于数据总线宽度

(2)模块存取一个字的存储周期等于T. (3)总线传送周期为г

(4)交叉存储器的交叉模块数为m.

交叉存储器为了实现流水线方式存储,即每经过τ时间延迟后启动下一模快,应满足 T = mτ, (1)

交叉存储器要求其模快数≥m,以保证启动某模快后经过mτ时间后再次启动该模快时,它的上次存取操作已经完成。这样连续读取m个字所需要时间为

t1 = T + (m – 1)τ= mτ+ mτ–τ= (2m – 1) τ (2) 故存储器带宽为W1 = 1/t1 = 1/(2m-1)τ (3) 而顺序方式存储器连续读取m个字所需时间为

2

t2 = mT = m×τ (4)

2

存储器带宽为W2 = 1/t2 = 1/m×τ (5) 比较(3)和(5)式可知,交叉存储器带宽W1 > 顺序存储器带宽W2

10. 图B6.1是某SRAM的写入时序,其中R / W 是读 、写命令控制线,当R / W 线为低电平时,存贮器按给定地址把数据线上的数据写入存贮器。请指出图中时序的错误,并画出正确的写入时序。

图B6.1

11. 设有一个具有20位地址和32位字长的存储器,问:

(1)该存储器能存储多少个字节的信息?

(2)如果存储器由512k×8位的SRAM 芯片组成,需多少片?

(3)需多少位地址作芯片选择?

12. 有一个16K×16的存储器,由1K×4位的DRAM芯片构成问:

(1) 总共需要多少DRAM芯片? (2) 画出存储体的组成框图。

1. 某微机有16条地址线,现用SRAM 2114(1K×4)存储器芯片组成存储系统,?问:(1) 采用线选法译码时,系统的存储器容量最大为多少?此时需要多少个2114 存储器芯片?若采用全译码译码,系统最大存储量又为多少?需要多少2114芯片?

2. 设某微机系统有一个14位地址和8位数据的存储器, 问:(1) 此存储器能存储多少字节的信息?

(2) 若存储器由4K×4位RAM芯片组成,需要多少芯片? (3) 若分别采用线选法和全译码法各需要多少根地地线作芯片选择?

3. 某微机有16条地址线,现用DRAM 2118(16K×1)存储器芯片组成存储系统,。

问:(1) 采用线选法译码时,系统的存储器容量最大为多少?此时需要多少个2118 存储器芯片?

(2) 若采用全译码法译码,系统最大存储量又为多少?需要多少

2118芯片?

4. 某微机系统,ROM为2KB,其最后一个单元的地址为1FFFH;RAM为3KB。已知其地址是连续的,且ROM在前,RAM在后。求该存储器的首地址和末地址。

5. 某微机系统中,用两片EPROM27128(16K×8)和2片SRAM6264(8K×8)组成存储器系统。已知EPROM在前,SRAM在后,起始地址为0000H。试写出每一存储芯片的地址空间范围。

6. 某微机系统中,用两片EPROM27128(16K×8)和2片SRAM6264(8K×8)以及一个3:8译码器(74LS138)组成存储器系统。已知EPROM在前,SRAM在后,起始地址为0000H。试画出系统连接图,并写出每一存储芯片的地址空间范围。

7. 某微机系统中,用两片EPROM2716(2K×8)和2片SRAM2114(1K×4)组成存储器系统。已知EPROM在前,SRAM在后,起始地址为0800H。试写出每一存储芯片的地址空间范围。

8. 分别用1K×1和4K×8的RAM芯片组成16K×8位的存储器,各需要多少芯片?在地址线中用多少位参与片内寻址?多少位组合成片选信号(设地址总线为16位)。

9. 用8K×8位的EPROM 2764、8K×8位的RAM 6264和译码器74S138(3:8译码器)构成一个16K字的存储器子系统,试画出存储器系统与CPU的连接图,写出各组芯片的地址分配。

10. 用256×4RAM芯片和74LS139(2:4译码器)构成一个1K的存储器子系统,试画出存储器系统与CPU的连接图。

11. 有两种静态RAM芯片:1K×1位16片,4K×1位4片,试利用译码器74LSI39构成一个4K字的存储器子系统,并画出存储器系统与CPU的连接图

12. (10%)某微机系统有两种静态RAM芯片:1K×1位16片,4K×1位4片,试利用译码器构成一个存储器子系统,并画出存储器系统与CPU的连接图

13. 某存储器系统中,已配有一个地址为0000H-1FFFH的ROM区域,现再用一个RAM芯片(8K×4)形成一个16K×8位的RAM区域,起地址

为2000H。系统地址线A15-A0,数据线D7-D0,片选线CS,译码器74LSI39,试画出存储器系统与CPU的连接图。

P25

3.13下面是关于存储器的描述,请选出正确的叙述。

(1)CPU访问存储器的时间是由存储器的容量决定的,存储器容量越大,访问存储器所需的时间越长。

(2)因为动态存储器是破坏性读出,因此必须不断地刷新。

(3)随机半导体存储器(RAM)中的任何一个单元都可以随机访问。 (4)固定存储器(ROM)中的任何一个单元都不能随机访问。 (5)一般情况下,ROM和RAM的存储体是统一编址的。

(6)由于半导体器加电后才能存储数据,断电后数据就丢失。因此用EPROM做成的存储器,加电后必须重写以来的内容。

(7)交叉存储器主要解决扩充容量问题。 (8)访问存储器的请求是由CPU发出的。

(9)Cache与主存统一编址,即主存空间的某一部分属于Cache. (10)Cache的功能全由硬件实现。

(11)在虚拟存储器中,外存和主存以相同的工作方式,因此允许程序员用比主存空间大得多的外存空间编程。

*(12)Cache存储器的内容是由操作系统调入的。

P126 3.25设有一个1MB容量的存储器,字长为32位,问:

(1)按单字节编址,地址寄存器、数据寄存器各为多少位?编址范围多大? (2)按双字节编址,地址寄存器、数据寄存器各为多少位?编址范围多大?

14. (3)按4字节编址,地址寄存器、数据寄存器各为多少位?编址范围多大?

本文来源:https://www.bwwdw.com/article/itm6.html

Top