数字设计作业(3)

数字设计作业

通信一班 王升翔 20100820629

52、逻辑函数F的无冗余和（irredundant sum）是F的主蕴含项之和，当去掉任何主蕴含项后，其和不再等于F。这听起来像一个最小和，但一个无冗余和并不一定是最小的。例如，图中的函数的最小和只有3个乘积项，而无冗余和有4个乘积项。找出函数的无冗余和并画卡诺图，仅圈出无冗余的主蕴含项。 WX YZ 00 01 11 10 00 01 11 10 W·Y'·Z 1 1 1 1 1 1 W·X·Z W'·X·Y W'·Y·Z' F = W'·X·Y+W'·Y·Z'+W·Y'·Z+W·X·Z

54、对图中的“与-异或”电路画出卡诺图，并对其输入赋以变量，以使其输出为F=∑wxyz（2,3,8,9）。请注意其输出门是2输入异或门而不是或门。 W'·Y·Z W·X·Y'

WX 00 YZ 00 01 11 10 1 01 1 X'·Y·Z 11 1 1 1 10 1

F=W'·Y·Z+W·X·Y'+X'·Y·Z+W·X·Z' W·X·Z'

55、一个3位比较器电路接收2个3位数（及P=P2P1P0和Q=Q2Q1Q0）。设计一个最小“积之和”电路，使得当且仅当P

P2'·P1'·Q2'·Q1 P2'·P1·P0'·Q2'·Q1·Q0 P2'·P1'·P0'·Q2'·Q0

P(P2P1P0) 000 Q(Q2Q1Q0) 000 001 011 010 110 111 101 100 1 1 1 1 1 1 1 001 011 010 110 111 101 100 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 P2·P1'·Q2·Q1 P1·P0'·Q2·Q1·Q0 P2'·Q2 P1'·P0'·Q2·Q0

F=P2'·P1'·P0'·Q2'·Q0+P2'·P1'·Q2'·Q1+P2'·P1·P0'·Q2'·Q1·Q0+P2·P1'·Q2·Q1+P1'·P0'·Q2·Q0+P1·P0'·Q2·Q1·Q0+P2'·Q2

56、求出F=∑xyz（0,1,2）,G=∑xyz（1,4,6），H=∑xyz（0,1,2,4,6）的最小多输出“积之和”表达式。

XY 00 Z 0 1 1 1 01 1 11 10 X'·Z' X'·Y'·Z

XY 00 Z 0 01 11 10 X·Z' 1 1 1 1 X'·Y'·Z

X'·Z' XY 00 Z 0 1 1 1 01 1 11 1 10 X·Z' 1 X'·Y'·Z

F=X'·Z'+X'·Y'·Z

G=X'·Y'·Z+X·Z'

H=X'·Z'+X'·Y'·Z+X·Z'

58、书上说：真值表（或其等效表示）是传统组合最小化方法的起点。卡诺图本身包括与真值表同样的信息。给出“积之和”表达式，可以在图上直接对相应的乘积项写出1，而不需写出真值表或最小项列表，然后进行图最小化过程。请用这种方法，求出下列各逻辑函数的最小“积之和”表达式：

（a）F=X'·Z+X·Y+X·Y'·Z

（b）F=A'·C'·D+B'·C·D+A·C'·D+B·C·D （c）F=W·X·Z'+W·X'·Y·X·Z+X·Z （d）F=(X'+Y')·(W'+X'+Y)·(W'+X+Z)

（e）F=A·B·C'·D'+A'·B·C'+A·B·D+A'·C·D+B·C·D'

（a）

XY 00 Z 0 1 1 10 1 11 1 1 01 X·Y 1 Z

F=X·Y+Z

（b）

AB CD 00 01 11 10 00 1 1 01 1 1 11 1 1 10 1 1 D

F=D

（c） X·Z

WX YZ 00 01 11 10 00 01 1 1 11 1 1 1 1 W·X 10 1 W·Y·Z

F=X·Z+W·X+W·Y·Z

（d）

F=W'·X'+W'·Y'+X'·Z

WX 00 YZ 00 01 11 W'·X' 10 1 1 1 1 01 1 1 11 W'·Y' 10 1 1 X'·Z

F=W'·X'+W'·Y'+X'·Z

（e）

A'·C·D

AB 00 CD 00 01 11 10 1 01 1 1 1 1 11 1 1 1 1 10 B

F=B+A'·C·D

62、请证明：对应于逻辑函数完全和的两级“与-或”电路总是无冒险的。 F=W·X+Y·Z

WX 00 YZ 00 01 11 10 W·X 1 01 1 11 1 1 1 1 Y·Z 10 1

由卡诺图可知电路不存在冒险

本文来源：https://www.bwwdw.com/article/ilp6.html