数字式相位差测量仪课程设计报告

数字式相位差测量仪

一、设计任务

设计一个电路测量两路信号的相位差。

二、设计要求

被测信号为正弦波或者是方波，频率为40——60Hz，幅度大于等于0.5V，相位测量精度为1 或者是0.1度；用数码管显示测量电路结果。

三、工作原理框图 锁相环 fr 放大整形A1 2分频

fs 放大整形A2 2分频

图1 工作原理框图

计数器 3600 锁存器 异或 译码 D Q CP 数显 基准信号fr经过放大整形后加到锁相环的输入端，锁相环的反馈环路中设置一个N=3600的分频器构成一个3600倍频器，使输入的基准信号fr经过锁相环后频率变为原来的3600倍，但相位与基准信号fr相同，输出信号用做计数器的时钟基准信号。 被测信号fs经过放大整形并二分频得到的二分频信号与基准信号fr的二分频信号经过二输入异或门得到的输出信号作为计数控闸门制信号，使计数器仅在基准信号fr与被测信号的相位差间隔内计数，计数器计的数值即为基准信号fr与被测信号fs的相位差。由于计数器的基准时钟为基准信号fr的3600倍，所以一个计数脉冲对应0.10.，图中D触发器用于判断基准信号fr与被测信号fs的相位关系，当Q为高电平时基准信号fr相位超前与被测信号fs，当Q为低电平时基准信号fr相位滞后于被测信号fs。

- 1 -

由原理方框图可以看出，所要设计的电路的主要由放大整形、倍频、计数显示三大部分构成。下面将从这三大部分着手设计电路。

四、单元电路的设计

（一）放大整形电路

在设计这个部分的电路时，要考虑到不能使基准信号和被测信号不发生相对相位移动 的问题，基准信号和被测信号在设计的放大整形电路中所引起的附加移相是相等的，所以原理方框图A1和A2要用相同的电路。同时由原理框图可以看出，经过放大整形电路输出的应该是数字电平信号，即输出信号的最大值不超过5V，而这部分电路的输入信号的幅值大于等于0.5V，所以放大倍数不超过10倍。

图2 放大整形电路

如图2所示，由高增益集成运算放大器UA741所构成的放大电路将输入信号放大10倍。运算放大器的输入端由两个硅二极管构成差摸保护电路将输入电压限制在正负0.7V以内。信号放大后经过电解电容C1耦合到下一级的由高增益集成运算放大器UA741所构成的过零比较器，经过比较器输出一双极性电压，幅度为12V左右，由R1和4.7V稳压管D1组成的限幅电路将电压限制在正负4.7V 以内，再经过二极管D4和非门7404N整形后，输出TTL电平信号。

（二）3600倍频电路

- 2 -

由原理方框图可知3600倍频是通过锁相环和3600分频器构成的。在设计

这部分电路之前回顾一下琐相环的工作原理。

鉴相器是个相位比较装置。它把输入信号Si(t)和压控振荡器的输出信号So(t)的相位进行比较，产生对应于两个信号相位差的误差电压

Se(t)。环路滤波器LPF的作用是滤除误差电压Se(t)中的高频成分和噪声，以保证环路所要求的性能，增加系统的稳定性。 压控振荡器VOC受控制电压Sd(t)的控制，使压控振荡器的频率向输入信号的频率靠拢，直至消除频差而锁定。

锁相环是个相位误差控制系统。它比较输入信号和压控振荡器输出信号之间

的相位差，从而产生误差控制电压来调整压控振荡器的频率，以达到与输入信号同频。在环路开始工作时，如果输入信号频率与压控振荡器频率不同，则由于两信号之间存在固有的频率差，它们之间的相位差势必一直在变化，结果鉴相器输出的误差电压就在一定范围内变化。在这种误差电压的控制下，压控振荡器的频率也在变化。若压控振荡器的频率能够变化到与输入信号频率相等，在满足稳定性条件下就在这个频率上稳定下来。达到稳定后，输入信号和压控振荡器输出信号之间的频差为零，相差不再随时间变化，误差电压为一固定值，这时环路就进入“锁定”状态。这就是锁相环工作的大致过程。在锁相环路中有两种不同的自动调节过程。环路原先是锁定的，由于某种原因造成环路偏离锁定，通过自身调节从新维持锁定的过程称为跟踪过程，能够维持锁定所允许输入信号频率偏离ω

r

的最大值|Δωiú|称为同步带。反之，环路原先是失锁的，通过自身调节由失锁

进入锁定的过程称为捕捉过程，能够进入锁定所允许的最大|Δωiú|称为捕捉带。若环路通带足够宽，使信号的调制频谱落在带宽之内，这时压控振荡器的频率跟踪输入调制的变化。

经过简单的回顾锁相环的工作原理可知，只要锁相环的环路通带足够宽，再设置一个3600进制计数器就可实现3600倍频。输入信号的最高频率为60HZ，3600倍频后的频率为0.216MHZ，故可选择+5V电压工作时最高频率为0.6MHZ的

- 3 -

锁相环CD4046。分频器由12级二进制串行计数器CD4040来构成。下面将所用的元器件做简要介绍。 CD4046引脚功能：

1脚相位输出端，环路入锁时为高电 平， 环路失锁时为低电平。 2脚相位比较器Ⅰ的输出端。 3脚比较信号输入端 4脚压控振荡器输出端。

5脚禁止端，高电平时禁止，低电平 时允许压控振荡器工作。 6、7脚外接振荡电容。 8、16脚电源的负端和正端。 9脚压控振荡器的控制端。 10脚解调输出端，用于FM解调。 11、12脚外接振荡电阻。 13脚相位比较器Ⅱ的输出端。

14脚信号输入端。 15脚内部独立的齐纳稳压管负 CD4040工作原理：

4040为12级二进制串行计数器。内

部由12个T触发器级联 ， 共有12个输出端Q1～Q12， 最大分频系数212=4096。

RESET=1时复位，Q1～Q12端 均输出‘0’，RESET=0且时钟计数φ1下降沿计数。真值表如下：

φ1 RESET 功能 ↓ 0 计数 × 1 复位 - 4 -

图3 锁相环3600倍频电路

利用CD4040的分频功能与逻辑门电路结合，可方便地构成3600进制计数器，如图所示 ：

因为3600=（111000010000）2= 1*211+1*210+1*29+24,而CD4040的输出Q1～Q12正好是二进制数的权的关系而变化，当Q12～Q1=111000010000时

就正好计数到第3600个脉冲，利用四输入与门CD4082对Q12Q11Q10Q5端作全‘1’检测，其输出经二极管反馈到CD4040的复位脚，CD4040复位，完成一个计数周

期。

（三）计数显示

由原理框图可知计数闸门控制信号是基准信号与被测信号异或的结果。基准信号fr、被测信号fs 经D触发器二分频后再经过异或门4070输出计数闸门控制信号。

基准信号fr、被测信号fs的相位关系通过发光二极管来判断。当基准信号fr的相位超前于被测信号fs的相位时，D触发器输出高电平，发光二极管点亮。当基准信号fr的相位滞后于被测信号fs的相位时，D触发器输出低电平，发光二极管不亮。

- 5 -

本文来源：https://www.bwwdw.com/article/hmf5.html