FPC按键设计参考图案Design

Hardware Design Guide

Focaltech Systems

2011.05.27

FTSFTS芯片芯片列表列表IOIO电压匹配电路电压匹配电路设计设计TOUCH KEYTOUCH KEY设计设计

FPCdesign guidedesigndesign guide及抗guideguide及抗及抗ESDESD设计设计

◆◆◆◆

◆FTSFTS芯片列表芯片列表

Product NameFT5201DE1FT5201DE2FT5202DE1FT5202DE2FT5202WH2FT5301FE4

Chip NumberDual(withC8051F921)Dual(with C8051F921)Dual(with C8051F921)

SingleSingleSingle

Dual(with 80C51F921 or

80C51F342)

SingleSingleSingleSingleSingle

Channel

(TX*RX)

Package(mm)

Interface

Panel Program SizeMemory

--

IOVCC----√-

Voltage(V)(mm)28-332.8-3.32.8-3.32.8-3.32.8-3.32.8-3.32.8-3.3

20*11201120*1113*913*912*8.524*13(with 24*13(ih

80C51F921)13*1413*1411.5*8.511.5*10.515*13.5

15*10151016*915*1016*916*920*12

6*666 QFN48QFN48IIC/SPI<3.5<35"6*6 QFN48IIC/SPI<3.5"6*6 QFN486*6 QFN485*5 BGA497*7 QFN56

IICIICIICIIC/SPI

/USBIIC

<3.5"OTP(20K)<3.5"OTP(20K)<4.3"OTP(20K)<5"

-

FT5302FE4FT5302FE6FT5206GE1FT5306DE4FT5406EE8

20*1218*1115*1020*1228*16

7*7 QFN56<5"<5"

OTP(20K)OTP(20K)

-2.8-3.32.8-3.32.8-3.32.8-3.32.8-3.3

7*7 QFN56IIC/SPI

√VDD

5*5 QFN40IIC/SPI<3.5"Flash(28K)/1.8V

VDD

6*6 QFN48IIC/SPI<5"Flash(28K)/1.8V

VDD/1.8

8*8 QFN68IIC/SPI<8"Flash(28K)V

Table1: ICTable 1: ICTable 1:IC列表

注：黄色字体为常用IC；

◆

IO电压匹配电路设计

●ResetRt●Wakeae●INT●SCL●SDA

●

IO电压匹配总结压配结

●

IO电压匹配电路设计IO电压匹配电路设计--Reset

U1

G

U2

D

S

Reset

U2

要求：U1-U2 ≤0.4V，即IC供电电压与IO压差在0.4v范围内；

注：MOS管开启电压为0.6V ,保证栅极与源极小于0.6v，即不会有漏电风险，为保证可靠性将该压差要求为0.4v；

●

IO电压匹配电路设计IO电压匹配电路设计--Wake

G

U1

D

U2S

Wake

U2

要求：U1-U2 ≤0.4V，即IC供电电压与IO压差在0.4v范围内；

注：MOS管开启电压为0.6V ,保证栅极与源极小于0.6v，即不会有漏电风险，为保证可靠性将该压差要求为0.4v；

●

IO电压匹配电路设计IO电压匹配电路设计--INT

U1U2

INT

要求：U1 =U2，即存在压差，便会存在漏电风险；

注：IC不工作时，INT一直保持强上拉，因为MOS管一直处于导通状态，只要U2低于U1便会有漏电风险，所以该管的使用需要特别注意；

●

IO电压匹配电路设计IO电压匹配电路设计--SCL/SDA

DG

S

SCL/SAD采用了标准的IIC接口，内部接口使用了push-pull的输入方式和open drain的输出方式。高电平由主机端的上拉电阻提供，不存在漏电风险；

●

IO电压匹配总结IO电压匹配总结

分析可知，我司IC的IO接口当出现压差问题时，SDA、SCL、WAKE、RESET上面的压差只要保证在0.4V以内时，均可正常使用，也不会有漏电风险。而INT上只要出现压差，便会有漏电风险，解决方法如下：方法1：INT的主机端尽量不要有上拉电阻；

方法2：在INT上串接两个首尾相连的二极管，如下图：

D1

D2

通过二极管的压降来解决压差的问题消除漏电风险但需要增加成通过二极管的压降来解决压差的问题，消除漏电风险，但需要增加成本，需要较大的FPC面积；

◆

TOUCH KEY 三种设计方式

1.22.3.

分区分区设计设计独立设计设计

FPC上的按键设计

sensor按键按键独立

●

TOUCH KEY KEY三种设计方法三种设计方法1. sensor分区设计：分区设计 1.1 sensor分区设计即触摸区与按键区在同整片ITO图案上，然后分触摸区(A区)及按键区(B区)两个区域，如下图实例：

A区

B区GND TX5 TX4 TX3 TX2 TX1 GND RX1 RX2 RX3 RX4 RX5 RX6 RX7 RX8 GND TX6 TX7 TX8 TX9 TX10 TX11 TX12 TX13 TX14 GND

Figure g 1-1: SITO按键设计示例

Figure g 1-2: DITO按键设计示例

11

Proprietary and Confidential

●

TOUCH KEY KEY三种设计方法三种设计方法1.2按键 design guide:

CTPM

Parameters:a=2.0~4.0mm 20 40, typical t i l 3 3.0mm 0; a: distance from touch key pattern to

A区 B区

a

b

AA area; b=6.0~8.0mm, typical 7.0mm; b:width of the touch key;

12

Proprietary and Confidential

●

TOUCH KEY KEY三种设计方法三种设计方法按键独立设计 2.按键独立设计： 2.1使用一条TX(或RX),其它RX(或TX)与sensor区共用来完成按键设计。按键图案与sensor区一样即可，如下图实例：按键图案与区样即可如下图实例

Touch key

Figure 2-1: 2 1: SITO按键设计示例

Figure 2-2: 2 2: DITO按键设计示例

13

Proprietary and Confidential

●

TOUCH KEY KEY三种设计方法三种设计方法2.2按键独立设计design guide:

TX3

AAPx RX3 RX2

Parameters:c≥Px±1.0mm; d=Py d Py±1.0mm 1 0mm (typical width)

Py

TX2 RX1

Px

Px d=Py

d=Py

c

d

TX1

cFigure 2-3: 2 3: SITO key

cFigure 2-4: 2 4: DITO key

14

Proprietary and Confidential

●

TOUCH KEY KEY三种设计方法三种设计方法3. FPC上的按键设计：使用一条独立TX(或RX),其它RX(或TX)与sensor区共用来完成按键设计。按键图案如下图(详细尺寸需参考DWG文档):7.00 1.30 1.00 0.93 0.85 0.75 TX 4.00

透光区可调

RX GND TX

RX GND

e

Parameters:e≥0.2mm; Notes:TX and GND on bottom layer, RX on top layer(lens directions);

6.00 1.30 1.00 0.93 0 85 0.85 0.75 TX

6.0

RX GND

Figure 3-1: 3 1:不透光 key

Figure 3-2: 3 2:透光 key

15

Proprietary and Confidential

◆

FPC design rule及抗ESD设计1.FPC design rule

2.

FPC抗FPC抗ESD设计ESD设计

●

FPC design rule及抗FPC design rule及抗ESDESD设计设计

1.FPC design rule：

（1）（2）（3）（4）TX与RX在FPC上不可同一面平行走线或两面上下重叠走线；

同类信号线（TX或RX）可以上下重叠走线；

TX与RX必须相交时，尽量保持垂直相交；

其它规则满足FPC的设计要求即可；

●

FPC design guide及抗 guide及抗ESD ESD设计设计2. FPC抗ESD设计：

(1) ) FPC抗ESD推荐示意图，FPC设计推荐使用单点共地设计方式，最大抗推荐示意图，设计推荐使用单点共地设计方式，最大程度的预防ESD问题；RX15' RX21 RX15

……

……

……

TX0

RX0'

RX0

铺地

SITO专用

外围保护地线(地线A); IC及IC周边器件地线(地线B);地线A与地线B在金手指处连接到一起，构成单点供电网络；

IC铺地

18

Proprietary and Confidential

●

FPC design guide及抗FPC design guide及抗ESDESD设计设计

（2）FPC抗ESD设计示例；

Figure 1: top layerFigure 2: bottom layout

YOU!THANK

THANK YOU!

本文来源：https://www.bwwdw.com/article/h694.html