计算机系统结构（ 第3次）

第3次作业

一、填空题（本大题共20分，共 5 小题，每小题 4 分） 1. 流水机器处理中断处理有两种方式： ______ 和 ______ 。

2. ILLIAC IV中的一个PU为处理部件由 ______ 、 ______ 、 ______ 构成。

3. PM2I网络能实现与j号处理单元直接相连的是号为 ______ 的处理单元。 4. 在虚拟存储系统中，两级存储器的速度相差特别悬殊T2=106T１。如果要使访问效率e=0.95，命中率为 ______ 。

5. 浮点数0.01|10…0在|处溢出，按截断法，舍入法和恒置1法进行溢出处理，其结果分别为 ______ 、 ______ 、 ______ 。

二、基本应用题（本大题共30分，共 2 小题，每小题 15 分）

1. 主存容量位4MB，虚存容量位1GB，虚拟地址和物理地址各是多少？若页面大小为4KB，页表长度是多少？

2. 某计算机cache采用全相联映像，已知cache容量为16kB，主存容量位2MB，每个字块有8个字，每个字32位。问主存和cache地址多少位，如何划分？

三、问答题（本大题共30分，共 5 小题，每小题 6 分） 1. 浮点数设计的要点是什么？

2. 简述多端口存储器的基本结构和工作原理。 3. 减少指令中地址码位数的主要方法是什么？

4. 为什么说软件为基础解决cache一致适合处理机较多的场合？

5. 为什么当处理机有自己的cache时，需要按二维方式构造存储器？

四、简答题（本大题共20分，共 5 小题，每小题 4 分） 1. 简述脉动阵列机的结构特点。

2. 简述并行性开发的途径和相关例子。 3. 简述数据表示发展。

4. 简述操作码优化的目的和基本方法。

5. 比较浮点数尾数溢出后的截断法和舍入法的特点。

答案：

一、填空题（20分，共 5 题，每小题 4 分） 1.

参考答案：

不精确断点法、精确断点法 解题方案：

评分标准： 2.

参考答案：

一个64 位的算术处理单元PE、局部存贮器PEM、存贮器逻辑部件MLU 解题方案：

评分标准： 3.

参考答案： j±2i

解题方案：

评分标准： 4.

参考答案： 由公式：

\\\\10.52.27.1\\ResourceFile\\ProblemPool\\152\\StudentFiles\\ExamBatch_21\\20022a\\cq142cengx\\3250可知，0.95=1/H+(1-H)106，得H=0.9999999。 解题方案：

评分标准： 5.

参考答案：

0.01、0.10、0.01 解题方案：

评分标准：

二、基本应用题（30分，共 2 题，每小题 15 分） 1.

参考答案：

每页4KB，则页内地址12位。主存4MB，则主存共1K页，页号10位。

虚存1GB，则虚存共256K页，虚页号18位，页内地址12位，共30位。

页表长度256K行。 解题方案：

评分标准： 2.

参考答案：

cache每个块8个字，每个字32位（4个字节），则每块32个字节，Cache16KB可分为2KB块。Cache共14位地址，其地址划分为：

块号 11位

块内地址 3位

块内字节 2位

主存2MB共21位地址，可分为64KB块，其地址划分为：

块号 16位

块内地址 3位

块内字节 2位

解题方案：

评分标准：

三、问答题（30分，共 5 题，每小题 6 分） 1.

参考答案：

在表数范围和表数精度给定的情况下，如何确定最短的尾数字长p和阶码字长q。

解题方案：

评分标准： 2.

参考答案：

多端口存储器形式中，每个存储器模块有多个访问端口。实际上是将交叉开关矩阵中的控制、转换和优先级仲裁逻辑分别移到相应存储器模块的接口中，构成多端口存储器结构。

每个存储器模块的相应端口连接在一起，每个端口负责处理一个处理机P或

I/O通道的访存请求。每个存储器模块按照对其各个端口指定的优先级来分解访问冲突。 解题方案：

评分标准： 3.

参考答案：

可采用基址、变址、相对寻址、分段、寄存器寻址、寄存器间接寻址等多种寻址方式减少地址码位数。 解题方案：

评分标准： 4.

参考答案：

当处理机数量较多时，监视cache协议就不管用了。而目录表法中，全映像目录表会因而处理机数量较多，使得目录表太大；而有限目录表法中，限制了一个数据块在各cache中存放副本的数量；链式目录表法中，处理机数量增加后会引起通过指针查找这一过程时间太长。并且，以硬件为基础的解决方法将增大网络通信量。

软件解决法因为将数据分为写入cache和不写入cache两种，可减少引起多cache一致性问题的机会。同时也避免了硬件法的相关问题，适合处理机数量较多的场合。 解题方案：

评分标准： 5.

参考答案：

当处理机拥有自己的cache时，主存的低位交叉编址可能使cache中每块信息被分散到不同的存储器模块中，增加了数据传输时间。当采用二维方式构造存储器后，由于cache按块进行存取。因而cache的一块可直接存入二维结构中的一列，这样在进行信息块传送时，只需要访问一列中的存储器即可。由于该列中各个存储器可并行访问，因而可加快信息的访问速度。 解题方案：

评分标准：

四、简答题（20分，共 5 题，每小题 4 分） 1.

参考答案： 其主要特点为：

?结构简单、规整，模块化强；

?数据流和控制流的设计简单规整；

?具有极高的计算并行性；

?脉动阵列结构的构形与特定计算任务和算法密切相关。 解题方案：

评分标准： 2.

参考答案：

主要有三种途径：

1、时间重叠

多个处理过程在时间上相互错开，轮流重迭地使用同一套硬件设备的各个部分，以加快硬件周转而赢得速度。

如流水线是典型的时间重叠的例子。

2、资源重复

通过重复设置硬件资源来提高可靠性或性能。早期的资源重复以提高可靠性为主，现在则被大量用于提高系统的速度性能。

多处理机是典型的资源重复例子。

3、资源共享

利用软件方法让多个用户按一定时间顺序轮流使用同一资源，以提高利用率，因而提高整个系统的性能。资源共享包括硬件、软件、信息资源的共享。

多道程序分时系统是资源共享的例子。

解题方案：

评分标准： 3.

参考答案：

数据表示方法在不断发展、扩大，用软件和硬件相结合的方法实现新的数据表示。设计变址寄存器和变址加法器实现变址操作，实现对向量、阵列数据结构的支持。硬件提供按位编址、按位运算能力，设置相应的位串指令，实现对串数据的操作。提供向量指令实现多条简单指令构成的指令序列功能。 解题方案：

评分标准： 4.

参考答案：

操作码优化的目的是缩短指令字长度，减少程序总位数，增加指令字所能表示的操作信息和地址信息。

其基本方法有：定长编码、Huffman编码和扩展操作码编码。 解题方案：

评分标准： 5.

参考答案： 1、截断法

（1）最大误差，整数时接近1（xt-1），分数时接近2-m。（xt-1）

（2）对正数总是产生负误差，误差的概率分布均匀。

（3）处理过程简单，不增加硬件和处理时间，但误差较大，很少使用。

2、舍入法

（1）最大误差，整数时为5，分数时接近2(m+1)。

（2）对正数误差有正有负，平均误差接近0且无法调节(xt-5)。

（3）实现简单，增加硬件少，最大误差小。处理速度慢，可能发生级联进位而产生的尾数上溢而进行右规。

（4）中低速或精度损失尽可能小的场合使用。

解题方案：

评分标准：

参考答案：

数据表示方法在不断发展、扩大，用软件和硬件相结合的方法实现新的数据表示。设计变址寄存器和变址加法器实现变址操作，实现对向量、阵列数据结构的支持。硬件提供按位编址、按位运算能力，设置相应的位串指令，实现对串数据的操作。提供向量指令实现多条简单指令构成的指令序列功能。 解题方案：

评分标准： 4.

参考答案：

操作码优化的目的是缩短指令字长度，减少程序总位数，增加指令字所能表示的操作信息和地址信息。

其基本方法有：定长编码、Huffman编码和扩展操作码编码。 解题方案：

评分标准： 5.

参考答案： 1、截断法

（1）最大误差，整数时接近1（xt-1），分数时接近2-m。（xt-1）

（2）对正数总是产生负误差，误差的概率分布均匀。

（3）处理过程简单，不增加硬件和处理时间，但误差较大，很少使用。

2、舍入法

（1）最大误差，整数时为5，分数时接近2(m+1)。

（2）对正数误差有正有负，平均误差接近0且无法调节(xt-5)。

（3）实现简单，增加硬件少，最大误差小。处理速度慢，可能发生级联进位而产生的尾数上溢而进行右规。

（4）中低速或精度损失尽可能小的场合使用。

解题方案：

评分标准：

本文来源：https://www.bwwdw.com/article/h262.html