数电 - -编码译码电路设计

实验三 编码、译码、寄存逻辑电路设计

一、实验目的与要求

1.掌握加法器、译码器、编码器、数据选择器的逻辑功能和应用方法。 2.掌握寄存器的逻辑功能及应用方法。

3.熟悉利用中、小规模集成电路的设计方法。 二、实验仪器及器件：

电子元器件： 74148 优先编码器

7447 七段显示的译码器 74LS138 3线8线译码器 74LS151 8选1数据选择器

选1数据选择器

74LS85 4位数值比较器 74LS175 四位寄存器 5VX174LS153 4

VCC三、实验内容 J1Key = 1实验任务一： U145121319237610111514J2仿真实现74148 优先编码器和7447 七段显示的译码器功能的测试 2.5 V Key = 2J3Key = 31D2D3D4D1Q~1Q2Q~2Q3Q~3Q4Q~4QX22.5 V X32.5 V 1）利用74148 优先编码器和7447 七段显示的译码器连接电路。 J4Key = 4~CLRCLK74LS175DJ5Key = RJ6Key = CGNDJ7Key = 5J8Key = 6J9Key = 7J10Key = 8U2451213191D2D3D4D~CLRCLK1Q~1Q2Q~2Q3Q~3Q4Q~4Q237610111514X42.5 V X52.5 V X62.5 V X72.5 V 74LS175DX82.5 V

编码-译码电路

2） 运行电路，实现开关位置检测和显示功能

3）掌握译码器、编码器的基本功能和应用方法。

译码器：基本功能是用输出状态表示输入代码，即将一种数码转换成另一种数码。

通常分为地址译码器和显示译码器两大类型。

地址译码器：输入信号是一组位二进制代码，而在路输出信号中，仅有唯一的一

路与该时刻输入代码相对应的输出信号处于有效状态。

显示译码器：是将输入的位二进制代码转换成一组与之对应的用于驱动显示字符

信息的电路。

编码器：基本逻辑功能是把输入的每个高、低电平信号编成对应的二进制代码。 实验任务二：

仿真实现寄存器功能测试

1）连接仿真电路，运行电路，分析74LS175的逻辑功能。

2）寄存器的主要功能就是暂存数据。寄存器以同步并行方式接收或传送一组数据。一些寄存器还具有清零、三态输出等功能。

3）寄存器的应用主要在数码采集锁存、第一信号的鉴别。

四、实验结论 任务一：

仿真实现74148 优先编码器和7447 七段显示的译码器功能的测试

1）电路低电平输入有效，当输入端有两个或两个以上为低电平，它将对优先级别相对较高的优先编，开关位置检测及功能如下：

开关 A B C D E F G H 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 七段显示器 7 6 5 4 3 2 1 0

2）74148为8线—3线优先编码器，0—7为输入信号，A2,A1,A0为三位二进制编码输出信号， EI是使能输入端， EO是使能输出端，GS为优先编码输出端。74148编码器输入为低电平有效，输出为3位二进制反码。

HPRI/BIN(5)(10)(11)(12)(13)(1)(2)(3)(4)I4I5EOGS124(15)(14)(9)(7)(6)Y0Y1Y2I6I7EIY2Y1123456716Vcc15EO14GS13I312I211I110I09Y0EI01234567

GND874148逻辑功能表

输 入输 出 EI I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 GS EO 111111111111111110 010000001

00100101 001101001011101101 00111110001 0001111110101 0011111111001 00111111111101

3）7447 七段显示的译码器

a）7447为七段显示译码器集成电路，输出低电平有效，用以驱动共阳显示器。

b）BI/RBO为特殊控制端。作为输入使用时，若BI=0，电路完成灭灯功能。作为输出使用，输出值受制于LT和RBI取值。

c）LT为试灯输入。LT=0， BI/RBO是输出端，且RBO=1，无论其他输入端什么状态，数码管显示8字形

d）RBI为动态灭零输入。LT=1， RBI=0，且输入代码为0000时，电路不显示，故称灭零。此时BI/RBO是输出端，输出RBO=0。

BCD/7-seg 16VB1(4)BI/RBO215f C(13)a(7)14gLT31 (12)b(1)2(11)13aBI/RBO4 BCDc(2)4(10)码输入12bdRBI5(6) 8(9)e611cD (15)(3)fLT710dA(14)(5)g RBIcc

GND89e逻辑图引脚图

任务二：

仿真实现寄存器功能测试

1）寄存器74LS175的引脚、功能表如图所示

2）74LS175为四上升沿D触发器，当清除端（CR）为低电平时，输出端Q为低电平。在时钟（CP）上升沿作用下，Q与数据端（D）相一致。当CP为高电平或低电平时，D对Q没有影响。引出端符号CP为时钟输入端（上升沿有效）， CR为清除端（低电平有效），1D～4D为数据输入端，1Q～4Q为数据输出端，1Q～4Q为互补输出端。

本文来源：https://www.bwwdw.com/article/gz9d.html