计算机组成原理试题

第一章问答

1 什么是计算机系统？说明计算机系统的层次结构。

2 画出计算机硬件基本组成框图，通过解题过程说明每一功能部件的作用及它们之间的信息流向。

3 什么是主机？什么是CPU? 什么是存储器？简述它们的功能。 4什么是指令？什么是程序？

5 机器语言、汇编语言、高级语言有何区别？ 6 什么是机器字长、指令字长、存储字长？ 7 如何理解计算机体系结构和计算机组成？

8 解释英文缩写的含义：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O。

1.冯·诺依曼结构的特点是 2.计算机系统由

3.计算机硬件包括： 是组成 、

。

系统和 系统构成。

、 、 、 、和 。其中 、 和 、

和 可统称为CPU。

4.基于 原理的冯·诺依曼计算机工作方式的基本特点是 。 5. 和 都存放在寄存器中， 能自动识别它们。

两大类。前

6.指令的解释是由计算机的 来完成的，运算器用来完成 。 7.软件是各种指挥计算机工作的 总称，可大致分为 和 者的主要作用是充分发挥硬件功能及方便用户，最典型的如 。 8.存储器可分为主存和 ，程序必须存于 内，CPU才能执行其中的指令。

1、冯·诺依曼计算机结构的核心思想是 。

A．二进制运算 B．有存储信息的功能 C．运算速度快 D．存储程序控制 2完整的计算机系统应包括 。

A．运算器、存储器、控制器 B．外部设备和主机

C．主机和实用程序 D．配套的硬件设备和软件系统

3对计算机的软硬件资源进行管理，是 的功能。

A．操作系统 B．数据库管理系统 C．语言处理程序 D．用户程序 4.计算机硬件能够直接执行的只有 。

A．机器语言 B．汇编语言 C．机器语言和汇编语言 D．各种高级语言 5 下列描述中 是正确的。

A. 控制器能理解、解释并执行所有的指令及存储结果

B. 一台计算机包括输入、输出、控制、存储及算数逻辑运算五个部件 C. 所有的数据运算都在CPU的控制器中完成 D. 以上答案都正确

6 用以指定待执行指令所在地址的是 。

A. 指令寄存器 B.数据计数器 C. 程序计数器 D. 累加器 7冯·诺依曼机工作方式的基本特点是 。

A.多指令流单数据流 B.按地址访问并顺序执行指令 C.堆栈操作 D.存储器按内容选择 8 可区分存储单元中存放的是指令还是数据 A.存储器 B. 运算器 C.控制器 D.用户 9 存放预执行指令的寄存器是 。 A.MAR B.PC C.MDR D.IR

10 在CPU中跟踪指令后继地址的寄存器是 。 A.MAR B.IR C.PC D.MDR

11.只有当程序执行时，它才会将源程序翻译成机器语言，而且一次只能读取、翻译并执行源程序中的一行 ，此程序称为 。

A．目标程序 B．编译程序 C．解释程序 D．汇编程序

第二章

1 设浮点数字长16位，其中阶码5位（含1位阶符），尾数11位（含1位数符），当阶码的基值分别为2和8时： （1）说明2和8在浮点数中如何表示；

（2）当阶码的尾数均用补码表示，且尾数采用规格化表示时，给出两种情况下所能表示的最大正数真值和非零最小正数真值； （3）数的表示范围有什么不同？

2 讨论三种机器数在算术左移或右移时，对结果的影响（指出何时正确，何时有误）。

3 在定点机中采用单符号位，如何判断补码加减运算是否溢出，有几种方案？ 4 已知二级制数x=0.1010，y=-0.0110，用原码一位乘法计算[x·y]原，并还原成真值。

5 已知二级制数x=-0.1011，y=-0.1101，用补码一位乘法计算[x·y]补。 6 已知二级制数x=0.10110，y=-0.11111，用加减交替法计算x÷y，机器数形式自定。

7 已知二级制数x=-0.1001，y=-0.1101，用补码加减交替法计算[x÷y]补，并给出商与余数的真值。

8 试用74181和74182器件设计以下两种方案的32位ALU（只需画出进位之间的联系），并比较两种方案的速度及集成电路片数。

（1）采用单重分组（组内并行进位，组间串行进位）进位结果； （2）采用双重分钟（二级先行进位）进位结构。 填空

1. 设X=-69，n=8（含符号位），则X的原码为 ，X的补码为 ，X的移码为 。

2. 设机器字长为8位，X=78，Y=-97，则 [X]原= B, [X]补= B

[Y]原= B, [Y]补= B

3. 阶码8位（最左一位为符号位），用移码表示，尾数为24位（最左一位为符号位），用规格化补码表示，则它能表示的最大正数的阶码为 ，尾数为 ；绝对值最小的负数的阶码为 ，尾数为 。（以上回答用二进制书写）

4. 当浮点数的尾数为补码时，其为规格化数应满足的条件为 。 5. 影响并行加法器速度的关键因素是 。 6. 向左规格化的规则为：尾数 ，阶码 。 7. 运算器的基本功能是实现 和运算 。

8.机器数为补码，字长16位（含1位符号位），用十六进制写出对应于小数定点机的最大正数补码是 ，最小负数补码是 。

9.在小数定点机中，采用1位符号位，若寄存器内容为10000000，当它分别表示为原码、补码和反码时，其对应的真值分别为 、 和 （均用十进制表示）。

10.机器数字长为八位（含一位符号位），当x=-128（十进制）时，其对应的二进制为 ，[x]原= ，[x]反= ，[x]补= ，[x]移= 。

11.采用浮点表示时，若尾数为规格化形式，则浮点数的表示范围取决于 的位数，精度取决于 的位数， 确定浮点数的正负。

12.一个浮点数，当其尾数右移时，欲使其值不变，阶码必须 。尾数右移一位，阶码 。

13.已知寄存器位数为八位，机器数为补码（含两位符号位），设其内容为0010 1101，算数左移一位后得 ，此时机器数符号位 此时机器数符号位 。

；算数右移一位后得 ，

14.在补码除法中，设[x]补为被除数，[y]补为除数。除法开始时，若[x]补和[y]补同号，需做 操作，得余数[R]补，若[R]补和[y]补异号，上商 ，再做 操作。若机器数为八位（含一位符号位），共需上商 次，且最后一次上商 。

15.浮点运算器由 和 组成，它们都是 运算器。前者只要求能执行 运算，后者要求能运行 运算。

16.为提高运算器的速度，通常可采用 、 、和 17.算术/逻辑运算单元74181ALU可以对 种 运算。

18.进位的逻辑表达式中有 和 三中方法。

位信息完成 种 运算和

部分，影响速度的是 。

单选

1. 定点8位字长的字，采用2的补码表示时，一个字所表示的整数范围

是 。

A. -128~127 B．-129~128 C．-127~127 D．-128~128

2. 一个8位二进制整数，若采用补码表示，且由4个1和4个0组成，则最小值为 。

A. -120 B．-7 C．-112 D．-121 3. 在定点机中，下列说法错误的是 。 A. 除补码外，原码和反码不能表示-1 B．+0的原码不等于-0的原码

C．+0的反码不等于-0的反码 D．对于相同的机器字长，补码比原码和反码能多表示一个负数 4. 设浮点数阶码的基数是8，下列浮点数尾数中规格化数是 。 A. 11.111000 B．00.000111 C．11.101010 D．11.111101 5. 在定点机中执行算术运算时会产生溢出，其原因是 。

（2）画出CPU与存储器之间的连接图（译码器自定）。

5 设CPU有16根地址线，8根数据线，并用MREQ做访存控制信号，用R/W作为读写命令信号。自选各类存储芯片，画出CPU与存储芯片的连接图。要求： （1）上面的8KB是系统程序区，与其相邻的8KB是系统程序工作区，最小16KB为用户程序区。

（2）写出每片存储芯片的类型及地址范围（用十六进制表示）。

（3）用一个3—8译码器或其他门电路（门电路自定）。详细画出存储芯片的选片逻辑。

6 假设主存容量为512K×16位cache容量为4096×16位，块长为4个16位的字，访存地址为字地址。

（1）在直接映射方式下，设计主存的地址格式。 （2）在全相联映射方式下，设计主存的地址格式。 （3）在二路组相连映射方式下，设计主存的地址格式。

（4）若主存容量为512K×32位，块长不变，在四路组相连映射方式下，设计主存的地址格式。

7 没某微机的寻址范围为64K，接有8片8K的存储芯片，存储芯片的片选信号为CS，要求：

（1）画出选片译码逻辑电路(可选用741 38译码器)。 （2）写出每片RAM的二进制地址范围。

（3）如果运行时发现不论往哪片RAM存放8K数据，以4000H为起始地址的存储芯片都有与之相同的数据，分析故障原因。

（4）若出现译码中的地址线A13与CPU断线，并搭接到地电平上的故障，后果如何？

8 设某计算机采用直接映像Cache，已知主存容量为4MB，Cache容量4096B，字块长度为8个字（32位/字）

（1）画出反映主存与Cache映像关系的主存地址各字段分配框图，并说明每个字段的名称及位数。

（2）设Cache初态为空，若CPU依次从主存第0，1，·····，99号单元读出100个字(主存一次读出一个字)，并重复接此次序读10次，问命中率为多少？ （3）如果Cache的存取时问是50ns，主存的存取时间是500 ns．根据(2)求出的命中率，求平均存取时间。 （4）计算cachr主存系统的救率。

9 一个Cache--主存系统，采用50 MHs的时钟，0存储器以每一个时钟周期(简称周期)传输一个字的速率，连续传输8个字．以支持块长为8个字的Cache，每字4个字节。假设读操作所花的时同是：1个周期接收地址，3个周期延迟，8个周期传输8个字；写操作所花的时间是：1个周期接受地址，2个周期延迟，8个周期传输8个字，3个周期恢复和写入纠错码。求出对下述几种情况的存储器最大带宽。

（1）全部访问为读操作。 （2）全部访问为写操作。

（3）65％的访问为读操作，35％的访问为写操作；

1 DRAM存储器为什么要刷新？采用何种方式刷新？

2 存储器系统的层次结构可以解决什么问题？实现存储器层次结构的先决条件是什么？用什么来度量？

3 试比较主存、辅存、缓存、控存、虚存。

4 存储器的主要功能是什么？如何衡量存储器的性能？为什么要把存储系统分成若干不同的层次？主要有哪些层次。

5 提高访存速度可采取哪些措施？简要说明之。

6 在Cache管理中，当新的主存块需要调入Cache时，有几种替换算法？各有何特点？哪种平均命中率高？

第四章

1执行一条一地址的加法指令共需要 次访问主存（含取指令）。 A．1 B．2 C．3 D．4 2在关于一地址运算类指令的叙述中，正确的是 。

A．仅有一个操作数，其地址由指令的地址码提供

B．可能有一个操作数，也可能有两个操作数

C．一定有两个操作数，另一个是隐含的 D．指令的地址码字段存放的一定是操作码

3一个计算机系统采用32位单字长指令，地址码为12位，如果定义了250条二地址指令，那么单地址指令的条数有 。 A．4K B．8K C．16K D．24K

4某计算机存储器按字（16位）编址，每取出一条指令后PC值自动+1，说明其指令长度是 。

A．1字节 B．2字节 C．3字节 D．4字节 5指令系统中采用不同寻址方式的目的主要是 。 A．可降低指令译码难度 B．缩短指令字长，扩大寻址空间，提高编程灵活性 C．实现程序控制 6采用变址寻址可扩大寻址范围，且 。

A．变址寄存器内容由用户确定，在程序执行过程中不可变 B．变址寄存器内容由操作系统确定，在程序执行过程中可变 C．变址寄存器内容由用户确定，在程序执行过程中可变 7程序控制类指令的功能是 。

A．进行主存和CPU之间的数据传送 B．进行CPU和设备之间的数据传送 C．改变程序执行的顺序

8 对于实现程序浮动提供了较好的支持。

A．间接寻址 B．变址寻址 C．相对寻址 9 便于处理数组问题

A．间接寻址 B．变址寻址。 C．相对寻址 10 有利于编制循环程序。

A．基址寻址 B．相对寻址 C．寄存器间址

1、某计算机的指令系统定长为16位，采用扩展操作码，操作数地址需4位。该指令系统已有三地址指令M条，二地址指令N条，没有零地址指令。问：最多含有多少条一地址指令？

2、某机器指令码长度16位，地址码长度都为6位，包含单地址指令、双地址指令和零地址指令，试问单地址指令最多能有多少条，此时双地址指令和零地址指令各位多少条？

3、某机主存容量为4MB×16,且存储字长等于指令字长，若该机指令系统可完成108种操作，操作码位数固定，且具有直接、间接、变址、基址、相对、立即等6种寻址方式，试回答：

（1）画出一地址指令格式，并指出各字段的作用； （2）该指令直接寻址的最大范围； （3）一次间址和多次间址的寻址范围； （4）立即数的范围（十进制表示）； （5）相对寻址的位移量（十进制表示）；

（6）上述6种寻址方式的指令哪一种执行时间最短？哪一种最长？为什么？哪一种便于程序浮动？哪一种最适合处理数组问题？

4、CPU的双操作数指令格式如图4—1所示。 4 3

3 3

Md Rd Ms Rs 3

图4—1一种双操作数指令格式

OP OP为4位操作码，Md和Ms分别为3位目的和源操作数寻址方式，Rd和Rs分别为3位目的和源寄存器号。问：

（1）计算机设计16种双操作数指令是否可取？为什么？

（2）CPU内部寄存器增加到16个，在不改变指令长度的条件下，可以用哪两种方式修改指令格式（画出修改后的指令格式），将对指令功能产生什么影响？ （3）如不降低指令功能，指令长度可变，画出具有16个寄存器的双操作数指令的格式。

5、某机字长16位，直接寻址空间128字，变址时的位移量是-64~+63,16个通用寄存器都可以作为变址寄存器，设计一套指令系统，满足下列寻址类型的要求。 （1）直接寻址的二地址指令3条； （2）变址寻址的一地址指令6条； （3）寄存器寻址的二地址指令8条； （4）直接寻址的一地址指令12条； （5）零地址指令32条。

6、某机字长32位，CPU内有32个32位的通用寄存器，设计一种能容纳64种操作的指令系统，设指令字长等于机器字长。

（1）如果主存可直接或间接寻址，栗用寄存器存储器型指令，能直接寻址的最大存储空间是多少？画出指令格式。

（2）如果采用通用寄存器作为基址寄存器，则上述寄存器一存储器型指令的指令格式有何特点？画出指令格式并指出这类指令可访同多大舶存储空间？

7、某机存储器容量为64K×16位，该机访存指令格式如图4—2下：

OP M I X A 0 3 4 5 6

7

8 15

图4—2 15题访存指令格式

其中M为寻址模式：0为直接寻址，l为基址寻址，2为相对寻址，3为立即寻址；I为间址特征(I=l间址)；x为变址特征(X=l变址)。

设PC为程序计数器，RX为变址寄存器，RB为基址寄存器，试问： （1）该指令能定义多少种操作?

（2）立即寻址操作数的范围。

（3）在非间址睛况下，除立即寻址外，写出每种寻址方式计算有效地址的表达式。

（4）设基址寄存嚣为14位，在非变址直接基址寻址时，指令的寻址范围是多少？ （5）间接寻址时，寻址范围是多少7若允许多重间址，寻址范围又是多少？

8、设某及共能完成120种操作，CPU有8个通用寄存器（12位），主存容量为16K字，采用寄存器-存储器型指令。

（1）欲使指令可直接访问主存的任一地址，指令字长应取多少位？

（2）若在上述设计的指令字中设置一寻址特征位X,且X=0表示某个寄存器作基址寄存器，画出指令格式。试问采用基址寻址可否访问主存的任一单元？为什么？如不能，提出一种方案，使指令可访问主存的任一位置。

（3）若指令字长等于存储字长，且主存容量扩大到64K，在不改变硬件结构的前提下，可采用什么方法使指令可访问存储器的任一位置？

9、设指令字长为16位，每个地址码为6位，采用扩展操作码技术，设计12条二地址指令,96条一地址指令，50条零地址指令。列出操作码的扩展形式并计算操作码的平均长度。

1.根据操作数所在位置，指出其寻址方式：操作数在寄存器中，称为 寻址方式；操作数地址在寄存器中，称为 寻址方式；操作数在指令中，称为 寻址方式；操作数地址在指令中，为 寻址方式。操作数的地址，为某一个寄存器中的内容与位移之和，则可以是 、 和 寻址方式。

2.设字长和指令长度均为24位，若指令系统可完成108种操作，且具有直接、间接（一次间址）、变址、基址、相对、立即等6种寻址方式，则在保证最大范围内直接寻址的前提下，指令字中操作码占 位，寻址特征位占 位，可直接寻址的范围是 ，一次间址的范围是 。

3.指令字中的地址码字段（形式地址）有不同的含意，它是通过 体现的，因为通过某种方式的变换，可以得出 地址。常用的指令地址格式有 、 、 和 四种。

4.立即寻址的指令其指令的地址字段指出的不是 ，而是 。

5.变址寻址和基址寻址的区别是：基址寻址中基址寄存器提供 ，指令的地址码字段提供 。而变址寻址中变址寄存器提供 ，指令的地址码字段提供 。

6.指令寻址的基本方式有两种，一种是 寻址方式，其指令地址由 给出，另一种是 寻址方式，其指令地址由 给出。 7.不同机器的指令系统各不相同，一个较完善的指令系统应该包括 、 、 、 、 、等类指令。

8.某机采用三地址格式指令，共能完成50种操作，若机器可在1K地址范围内直接寻址，则指令字长应取 位，其中操作码占 位，地址码占 位。

9.RISC指令系统选取使用频率较高的一些 指令，复杂指令的功能由 指令的组合来实现。其指令长度 ，指令格式种类 ，寻址方式种类 ，只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行，且采用流水线技术，大部分指令在 时间内完成。 10.操作数的地址直接在指令中给出的寻址方式是 。

多选

1下列叙述中， 能反映RISC的特征。 A．丰富的寻址方式 B．指令执行采用流水方式 C．控制器采用微程序设计 D．指令长度固定

2下列叙述中， 能反映CISC的特征。 A．丰富的寻址方式

B．控制器采用组合逻辑设计 C．指令字长固定

D．大多数指令需要多个时钟周期才能执行完成 E．各种指令都可以访存

F．只有LOAD/STORE指令可以访存 G．采用优化编译技术

第五章

1在CPU中跟踪指令后继地址的寄存器是 。

A. 主存地址寄存器 B．程序计数器 C．指令寄存器 D．状态标志寄存器 2微操作信号发生器的作用是 。

A. 从主存中取出指令 B．完成指令操作码的分析功能 C．产生控制时序 D．产生各种微操作控制信号 3三级时序系统提供的三级时序信号是 。

A. 指令周期、机器周期。节拍 B．指令周期、机器周期、时钟周期 C．机器周期、节拍、脉冲 D．指令周期、微指令周期、时钟周期

4下列说法中正确的是 。

A. 微程序控制方式与硬布线控制方式相比较，前者可以使指令的执行速度更快 B．若采用微程序控制方式，则可用μPC取代PC

C．控制存储器可以用掩膜ROM、EPROM或闪速存储器实现 D．指令周期也称为CPU周期

5微程序控制器的速度比硬布线控制器慢，主要是因为 。 A. 增加了从磁盘存储器读取微指令的时间 B．增加了从主存储器读取微指令的时间

C．增加了从指令寄存器读取微指令的时间 D．增加了从控制存储器读取微指令的时间

6微程序控制器中，机器指令与微指令的关系是 。

A. 每一条机器指令由一条微指令来执行 B．一条机器指令由一段用微指令编成的微程序来解释执行

C．一段机器指令组成的程序可由一个微程序来执行 D．每一条微指令由一条机器指令来解释执行

7以下关于CISC/RISC计算机的叙述中，错误的是 。 A. RISC中机器指令比CISC机器指令简单 B．RISC种通用寄存器比CISC多

C．CISC机器采用微码比RISC多 D．CISC 比RISC机器可以更好地支持高级语言 8在下列说法中 是错误的。 A.计算机的速度完全取决于主频 B.计算机的速度不完全取决于主频

C.计算机的速度与主频、机器周期内平均含时钟周期数及机器的平均指令执行速度有关

9以下叙述中是错误的 。

A.取指令操作是控制器固有的功能，不需要在操作码控制下完成 B.所有指令的取指令操作都是相同的

C.在指令长度相同的情况下，所有指令的取指操作都是相同的 10在微指令的控制方式中，若微指令命令个数已确定，则 。 A.直接控制方式和编码控制方式不影响微指令的长度

B.直接控制方式的微指令字长比编码控制方式的微指令字长短 C.编码控制方式的微指令字长比直接控制方式的微指令字长短

11机器指令（除转移类指令外）代码中的地址字段用于 ，微指令代码中的地址字段用于 。

A.确定执行顺序 B.存取地址 C.存取数据 12下列叙述中正确的是 。

A.微程序控制方式和硬连线控制方式相同，前者可以使指令的执行速度更快 B.采用微程序控制方式，可用μPC代替PC C.控制存储器可用掩膜ROM、ERPOM实现

1.控制器由于设计方法的不同可分为 型、 型和 型控制器。 2.控制器在生成各种控制信号时，必须按照一定的 进行，以便对各种操作实施时间上的控制。

3.微程序控制的计算机中的控制存储器CM是用来存放 的。

4.在微指令的字段编码法中，操作控制字段的分段并非是任意的，必须遵循的分段原则中包括：①把 性的微命令分在同一段内；②一般每个小段要留出一个状态，表示 。

5.微指令分为 和 微指令两类， 微指令可以同时执行若干个微操作，所以执行机器指令的速度比 微指令快。

6.在CPU中，指令寄存器的作用是 ，其位数取决于 ；程序计数器的作用是 ，其位数取决于 。

7.指令周期是 ，最基本的指令周期包括 和 。 8.根据CPU访存的性质不同，可将CPU的工作周期分为 和 。

9.中断判优可通过 10.中断服务程序的入口地址可通过 、 、

和 实现，前者速度更快。

和 寻找。

，

11.在硬件向量法中，可通过两种方式找到服务程序的入口地址，一种是 另一种是

。

，它常常用若干个

。

μs。

12.CPU从主存取出一条指令并执行该指令的时间叫做 来表示，而后者又包含有若干个

13.机器X和Y的主频分别是8MHz和12MHz，则X机的时钟周期为 若X机的平均指令执行速度为0.4MIPS，则X机得平均指令周期为

μs。

若两个机器的机器周期内时钟周期数相等，则Y机得平均执行速度为 MIPS。

14.一个主频为25MHz的CPU，平均每条指令包含2个机器周期，每个机器周期包含2个时钟周期，则计算机的平均速度是

。如果每两个机器周期中有

一个用于访存，而存储器速度较慢，需再插入2个时钟周期，此时指令周期为 μs。

A. 总线设备的优先级可变 B．越靠近控制器的设备，优先级越高

C．各设备的优先级相等 D．各设备获得总线使用权的机会均等

6在计数器定时查询方式下，若每次计数从上一次计数的中止点开始，则 。 A. 设备号小的优先级高 B．每个设备使用总线的机会相等 C．设备号大的优先级高 D．每个设备的优先级相等 7在三种集中式总线控制中， 方式响应时间最快。 A. 链器式查询 B. 计数查询 C. 独立请求

8所谓三总线结构的计算机是指 。 A. 地址线、数据线和控制线三组传输线 B. I/O总线、主存总线、和DMA总线三组传输线 C. I/O总线、主存总线、和系统总线三组传输线

9在计数器定时查询方式下，若计数从0开始，则 。 A. 设备号小的优先级高

B. 每个设备号使用总线的机会相等 C. 设备号大的优先级高

10总线通信中的同步控制是 。 A. 只适合于CPU控制的方式 B. 由统一时序控制的方式 C 只适合于外围设备控制的方式

1、某总线时钟频率为66MHz，在一个64位总线中，总线数据传输的周期是7个时钟周期传输6个字的数据块。 （1）问总线的数据传输率是多少？

（2）如果不改变数据块的大小，而是将时钟频率减半，问这时总线的数据传输率是多少？

2、解释下列概念

（1） 总线 （2） 系统总线 （3） 通信总线 （4） 总线主设备 （5） 总线从设备 （6） 总线仲裁

3、什么是总线判优？为什么需要总线判优？ 4、什么是总线通信控制？为什么需要总线通信控制？ 5、什么是总线标准？为什么要制定总线标准？

6、异步通信与同步通信的主要区别是什么，说明通信双方如何联络。 7、计算机中采用总线结构有何优点？

8、串行传输和并行传输有何区别？各应用于什么场合？

9、某总线在一个总线周期中可并行传送8个字节数据，假设一个总线周期等于一个时钟周期，总线的时钟频率为66MHz，求总线的带宽。

1. 现在主要采用 结构作为微/小型计算机硬件之间的连接方式。 2. 系统总线是连接 之间的信息传送线，按传输内容不同，又可分为 、 和 ，分别用来传送 、 和 。 3. 一个总线传输周期包括 、 、 和 四个阶段。 4. 总线上的主模块是指 ，从模块是指 。

5. 在总线的异步通信方式中，通信的双方可以通过 、 和 三种类型联络。

6. 按数据传送方式不同，总线可分为 和 。 7. 总线的判优控制可分为 式和 式两种。

第七章

1主机与设备传送数据时，采用 ，主机与设备是串行工作的。 A. 程序查询方式 B．中断方式 C．DMA方式 D．通道方式 2在中断周期，CPU主要完成以下工作： 。

A. 关中断，保护断点，发中断响应信号并形成中断服务程序入口地址

B. 开中断，保护断点，发中断响应信号并形成中断服务程序入口地址 C．关中断，执行中断服务程序 D．开中断，执行中断服务程序 3向量中断是 。

A. 外设提出中断 B．由硬件形成中断服务程序入口地址

C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 D．以上都不对

4以下论述正确的是 。

A. CPU响应中断期间仍执行原程序 B．在中断过程中，若又有中断源提出中断请求，CPU立即响应

C．在中断响应中，保护断点、保护现场应由用户编程完成 D．在中断响应中，保护断点是由中断隐指令自动完成的 5在采用DMA方式高速传输数据时，数据传送是 。

A. 在总线控制器发出的控制信号控制下完成的 B．在DMA控制器本身发出的控制信号控制下完成的 C．由CPU执行的程序完成的 D．由CPU响应硬中断处理完成的

6某机有四级中断，优先级从高到低为1→2→3→4。若将优先级顺序修改，改后1级中断的屏蔽字为1011,2级中断的屏蔽字为1111,3级终端的屏蔽字为0011,4级中断的屏蔽字为0001，则修改后的优先顺序从高到低位 。 A．3→2→1→4 B．1→3→4→2 C．2→1→3→4

7中断发生时，程序计数器内容的保护和更新，是由 完成的。 A．硬件自动 B．进栈指令和转移指令 C．访存指令

8周期挪用（窃取）方式常用于 中。

A．直接存储器存取方式的输入输出 B．直接程序传送方式的输入输出 C．程序中断方式的输入输出

9 I/O与主机交换信息的方式中，DMA方式的特点是 。 A．CPU与设备串行工作，传送与主程序串行工作 B．CPU与设备并行工作，传送与主程序串行工作 C．CPU与设备并行工作，传送与主程序并行工作 10下列叙述中正确的是 。

A．程序中断方式和DMA方式中实现数据传送都需中断请求 B．程序中断方式中有中断请求，DMA方式中没有中断请求 C．程序中断方式和DMA方式中都有中断请求，但目的不同 11 I/O采用统一编码时，进行输入输出操作的指令是 。 A．控制指令 B．访存指令 C．输入输出指令

12 DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种情况称为 。

A．停止CPU访问主存 B．周期挪用 C．DMA与COU交替访问

1.CPU响应中断时需要保存当前现场，这里现场指的是 和 的内容，它们被保存到 中。

2.在中断服务程序中，保护和恢复现场之前需要 中断。

3.DMA只负责 总线上进行数据传送，在DMA写操作中，数据从 传送到 。

4.总线的 裁决方式速度最高。

5.某机有四个中断源，优先顺序按1→2→3→4降序排列，若想将中断处理次序改为3→1→4→2，则1、2、3、4中断源对应地屏蔽字分别是 、 、 和 。

6.I/O接口电源通常具有 、 、 和 功能。

7.I/O的编址方式可分为 和 两大类，前者需有独立的I/O指令，后者可通过 指令和设备交换信息。

8.一次中断处理过程大致可分为 、 、 、 和 等五个阶段。

9. 在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是 、 、和 。

10.多重中断的终端服务程序的执行顺序为 、 、 、 和中断返回。

1、试比较I/O通道控制方式和程序中断方式的特点。

2、试从下面7个方面比较程序查询、程序中断和DMA3种方式的综合性能。 （1）传送数据依赖软件还是硬件； （2）传送数据的基本单位； （3）并行性； （4）主动性； （5）传输速度； （6）经济性； （7）应用对象。

3、某机中断分为8级（0～7），0级最高，7级最低，顺序排列。当某一用户程序运行时，依次发生了3级、2级和1级中断请求，程序运行的轨迹如图7-1所示。如果用户程序在此3个中断请求发生前，用改变屏蔽字的方式将优先级改为0、5、3、4、1、2、6、7（从高到低），从上述中断请求情况下（中断请求产生时间严格按照上述顺序改变）。请画出程序运行轨迹。

图7-1 程序运行的轨迹

4、某计算机的外部设备具有3级中断功能，中断响应次序基本上由硬件排队电路决定，但可利用各个外部设备控制器的中断屏蔽控制位来封锁本设备的中断请求信号。设所有中断服务程序的执行时间相同，均为T，在5T时间内共发生5次中断请求信号，如图7-2所示。其中，①的级别最高，②次之，③最低。 （1）请图示各个中断服务程序占用的时间段及中断程序完成的次序。 （2）软件进行干预，当执行中断服务程序③时，屏蔽②级中断。请图示各个中断服务程序占用的时间段及中断服务程序完成的次序。

图7-2 中断出现顺序

5、某中断系统响应中断需要50ns，总线中断服务程序至少

需要150ns，其中60ns用于软件的额外开销。那么，该系统的中断频率最大是多少？中断额外开销时间占中断时间的比例是多少？有一个字节设备，数据传输率为10MB/s，如果以中断方式且每次中断传送一个数据，那么该系统能实现这个传输要求吗？

6、一个DMA接口可采用周期窃取方式把字符传送到存储

器，它支持的最大批量为400字节。若存取周期为100ns，每处理一次中断需5μs，现有的字符设备的传输率为9600b/s。假设字符之间的传输是无间隙的，若忽略预处理所需的时间，试问采用DMA方式每秒因数据传输需占用处理器多少时间？如果完全采用中断方式，又需占用处理器多少时间？

7、 A、B、C、D四个中断源，其优先级由高向低按A、B、C，D顺序排列。若中断服务程序的执行时间为20μs，请根据图 7-3时间轴给出的中断源请求中断的时刻，画出CPU执行程序的轨迹。

图7-3A、B、C、D四个中断源的中断请求

8、 DMA接口主要由哪些部件组成?在数据交换过程中它应完成哪些功能?画出DMA工作过程的流程图(不包括预处理和后处理)。

9、画出单重中断和多重中断的处理流程，说明它们的不同之处。

10、图7-4是以程序查询方式实现多台设备查询子程序流程图，试分析这种处理方式存在的问题及改进措施。

7-4 第30题多个设备的查询子程序流程

、试从下面七个方面比较程序查询、程序中DMA三中方式的综合性能。

图 11断和（1）传送数据依赖软件还是硬件； （2）传送数据的基本单位； （3）并行性； （4）主动性； （5）传输速度； （6）经济型； （7）应用对象。

本文来源：https://www.bwwdw.com/article/gcvw.html