实验二 基于集成锁相环的频率合成器的设计

实验二 基于集成锁相环的频率合成器的设计

1、 实验目的

本实验旨在使学深入了频率合成器的基本概念及基于锁相环的频率合成器的基本原理，学习并掌握复杂数字电路的调试方法。掌握单片集成锁相环CD4046的技术性能指标及电路设计方案，学会应用CD4046制作数字频率合成器。 2、 实验内容

根据实际要求设计基于集成锁相环CD4046的频率合成器电路，确定锁相环的原件参数，搭建并调试电路，是指输出1kHz~1MHx，步进0.5Hz的时钟信号。 3、 实验原理及方法

频率合成是用任一指定的基准频率经过一些功能电路的处理，产生一系列需要的稳定的多种基准频率。利用锁相环实现频率合成，主要是产生可数字或程序控制的基准频率的倍频基准频率。其原理是在锁相环的反馈回路中插入一N分频的分频电路，形成闭环，此时VCO的输出为

NfR.fR是基准频率，改变N值即可改变电路的输出频率，其稳定度与基准频率相同。原理框图如下所示。

设计基于CD4046集成锁相环的频率合成器的主要工作有： 1） 设计调试晶体振荡电路，产生基准频率fR。

2） 设计N分频器，N的调节范围根据合成频率范围的基准频率的大小

确定。实验中设计基准频率为0.5kHz，要求合成输出频率1kHz~1MHz，则N=2~2000。分频器因根据N的范围设计。

3） 设计锁相环的CD4046的相关元件参数，这是本设计的关键及难点

所在，需要反复设计、调试及修改确定。实验电路原理图见后页。其合成频率范围是1kHz~1MHz,步进0.5kHz。晶振产生的4.096MHz的频率经4060分频后由Q13脚输出0.5kHz的频率输入到CD4046中作为时钟信号，CD4046的压控振荡器的输出经过由三个74161组成的计数器分频后接入到相位比较器2的另一个输入端，分频数N由电路要求的输出频率决定。若相位比较器2两端的输入频率不同会产生一个误差电压经低通滤波后加到VCO中，VCO调整频率使相位比较器的输入频率差朝着减小的方向变化，最终相位比较器输出误差电压为零，锁相环入锁。从CD4046的4引脚输出的频率即为要求的频率。

4、 实验仪器设备

1） 双路直流稳压电源

2） 双踪示波器 3） 信号发生器

4） 41/2位数字万用表 5） 面包板 5、 实验步骤

1） 根据输出频率的要求设计电路参数C1,试验中取C1为15pf。电路

参数如原理图中所示。

2） 按照设计图在面包板上搭建线路；

3） 认真仔细检查全部线路是否连接正确，不允许有一根线连接错误，

如有错误应立即改正。

4） 关闭电源，将电路的电源和地线接到三路稳压电源的5V输出和地

端，在打开电源前，检查电源线和地线是否连接正确，任何电源线的错误连接将导致芯片的损坏，确认无误后打开电源； 5） 首先调试基准频率产生电路； 6） 其次调试分频器。

7） 最后整体调试，调试时先使分频系数N=2，此时合成频率输出应为

1kHz，然后是分频系数N=2000，此时合成频率输出应为1MHz。如果正确，说明设计正确，否则应重新选择参数C1。重新调试，直至成功。

6、 思考题：

1） 说明分频系数N的确定依据。

答：实验中采用的是位数为12位的加法器。需要N分频时应设加法器初值为212?N。当N=2000时，计数器初始为

-2000=2096=（1000 0011 0000）。 当N=2时，-2=4094=（1111 1111 1110）。

2） 不测量fout如何判定锁相环是否入锁？

答：在CD4046的一管脚接一个LED，若LED亮则说明已经入锁否则没有入锁。

本文来源：https://www.bwwdw.com/article/g61f.html