快电子期末50题参考答案

答案仅供参考

快电子学 Questions 解答 

1. 模拟信号转化为数字信号要实现时间轴上的离散化和幅度上的量化，请简要叙述根据被

采样信号的特点如何从上述两个方面来选择合适的 ADC？

答：由于采样速率≤ADC转换速率，ADC按信号采样率即时间轴上的离散化程度可选择：快闪型(flash)、流水线型(pipelined)、Σ-Δ型、逐次比较型(SAR)、积分型。其中积分型速度最慢，适合采样率低的信号。根据幅度上的量化即按分辨率选择，由高到低有：Σ-Δ型、逐次比较型(SAR)、流水线型(pipelined)、积分型、快闪型(flash)

2. 简述量化噪声的特点？它与 ADC 的分辨率有何关系？

答：

如果采样频率满足采样定理，则量化是A/D转换过程的唯一误差来，源它会使ADC分辨率变差

3. 简述 Nyquist 采样定理？

答：

答案仅供参考

4. 量化噪声与被采信号的 RMS 值有何关系？如何调理被采信号和 ADC 的输入动态范

围适配？ 答：（RMS值即均方根）

信噪比

5. 在信号采样——处理——信号重建过程中，防混叠滤波器和信号重建滤波器应处在什么

位置？分别有何作用？ 答：

答案仅供参考

可见防混叠滤波器应在采样之前，信号重建滤波器应在数字信号处理之后； 防混叠滤波器可确保采样后不出现混叠现象，信号重建滤波器可由离散信号恢复出连续时间信号。

6. 什么是 ZOH 波形重建？ZOH 重建器中的信号重建滤波器理论上应该具有什么特

点？

答：利用ZOH滤波器进行波形重建，其脉冲响应为

，

频率域为；

理论上应具有低频部的幅度响应平坦、无高频响应、线性相位的特点。

7. 说明逐次逼近型 ADC（Successive-approximation ADC）的原理和特点？

逐次比较型AD由一个比较器和DA转换器通过逐次比较逻辑构成，从MSB开始，顺序地对每一位将输入电压与内置DA转换器输出进行比较，经n次比较而输出数字值。 特点： 仅包括一个比较器，一个DAC，一个SAR和一个逻辑控制单元

工作采用频率1MSPS，功耗小，成本低 模拟设计强，输入带宽低，采样率低

8. 说明积分型 ADC（Integration ADC）的原理和特点？

将输入电压转换成时间(脉冲宽度信号)或频率(脉冲频率)，然后由定时器/计数器获得数字值

答案仅供参考

积分器对输入电压积分一个固定时间间隔，结束后将积分器切换到和输入信号极性相反的参考电压上，放电直至输出为0.

电路简单，速率非常慢，输入带宽低、可以去除高频噪声

9. 说明流水线 ADC（Pipeline ADC， Sub-ranging ADC）的原理和特点？ 原理

特点

10. 画出基于 1.5bit/Stage 的四级 Pipeline ADC 的原理示意图，其中的数字校正处理的作

用是什么？

答案仅供参考

上图中m=1.5，N=4。数字校正处理用于克服每级子ADC中的失调和非线性。（见上题第一个解答最后一句）

11. 简述 Σ- ADC 的组成结构和原理？

两部分：Σ-Δ调制器、数字抽取滤波器

原理上近似于积分型，将输入电压转换成时间(脉冲宽度)信号，用数字滤波器处理后 得到数字值

答案仅供参考

12. &13. 简述 Σ- ADC 中的 Σ- 调制器、数字滤波器的作用？

（参考上题所答）

14. 什么是 ADC 的采样孔径延迟和孔径晃动？

采样保持器(SHA)快速断开保持电容与输入缓冲放大器的连接的极短（但非零）时间间隔称为“孔径时间”ta。

开关断开所需的有限时间(ta)相当于在驱动SHA的采样时钟中引入一个小延迟te称为“孔径延迟”，通常为常数。

如果孔径延迟中存在样本间变化（“孔径抖动”），则会产生相应的电压误差。在开关断开的时刻，这种样本间变化称为“孔径晃动”，通常用均方根皮秒(ps rms)来衡量。

增益误差、偏移误差和非线性误差是常用来刻画 ADC 的变换误差的静态指标，请简要说 明什么是 ADC 的非线性误差（其中包括微分非线性 DNL 和积分非线性 INL）？

15. 微分非线性

DNL

答案仅供参考

16. 什么是 AD 变换的动态范围（Dynamic Range）？ 满足一定AD转换精度和分辨率条件的输入信号变化范围

17. 什么是 ADC 变换器的信噪比（SNR）和信号与噪声和畸变比（SINAD）？

18. 为什么AD变换系统的有效位（ENOB）是ADC系统动态性能的全局性反映？

答：根据ENOB的定义式可知，它包含了所有的噪声和失真成分，反映的是信号和实际测量的所有非信号部分（噪音+谐波）之比。因此可以很好地反映系统动态性能。

19. 什么是ADC系统的有效位？ 答：定义式为：

由于在实际测量中，输入信号频率不同会带来不同的噪音和谐波（高频时SINAD会显著降低），从而影响ADC的有效性。因此定义上述式子来表征ADC的动态性能。

20. ADC有效位和理想量化噪声之间的关系？ 答：

21. 画图说明传输线匹配的两种基本方式？每种方式有何特点？ 答：

答案仅供参考

22. 传输线连接如下图，写出在终端和始端的电压发射系数？ 答：本题没图，所以略。具体看FE-chapter01

23. “信号在传输线上的反射过程仅为瞬态过渡现象，它不影响稳态波形”，这句话对吗？

答案仅供参考

信

号反射现象对高速电路设计有何影响？ 答：对。对于高速电路，信号反射会导致电路中的门在判断信号与阈值关系时产生错误输出， 从而导致后续错误。或者在抓取数据时得到错误数据。这些都有可能会导致高速电路出错甚 至烧毁电路。

24. 如果传输线被高源阻抗（即源输出阻抗比传输线的特征阻抗高）的电压驱动器驱动，传 输线未作任何的匹配连接，请定性描述在传输线的始端被观察到的电压波形？ 答：源输出阻抗高于传输线特征阻抗，则始端反射系数为

则在始端，所有来自终端的反射波都将被始端以近似等大同向反射，造成这二者累加，近似于反射波增加一倍。

终端反射系数若为正，则始端电压波形为从Vi以较大增量（每次增量幅度都会减小）阶梯式增加（无减小情况），递增到稳定值，阶梯宽度为2td；

终端反射系数若为负，则始端电压波形为从Vi以较大量（每次变化量幅度都会减小）先减小后增加，震荡到稳定值，阶梯宽度为2td；

25. 如果传输线被低源阻抗（即源输出阻抗比传输线的特征阻抗低）的电压驱动器驱动，传输线未作任何的匹配连接，请定性描述在传输线的始端被观察到的电压波形？ 答：始端反射系数为：

则在始端，所有终端反射波都将被始端近似等大反向反射，从而使这二者相互抵消。

终端反射系数若为正，则始端电压波形为从Vi以极小的变化量（每次变化量幅度都会减小）先增加后减小，震荡到稳定值，阶梯宽度为2td；

终端反射系数若为负，则始端电压波形为从Vi以极小的减少量（每次减少量幅度都会减小）阶梯式减小（无增加情况），递减到稳定值，阶梯宽度为2td。

26. 什么是传输线的特征阻抗？

答：定义式：

，L是传输线的电感，C是传输线的电容。

27. 传输线末端的电容负载对传输的信号有何影响？

答：末端电容负载相当于一个积分器，会影响信号的上升时间。

28. 画出一驱动多负载的菊花链终端匹配连接示意图？标明要注意的要点？ 答：

答案仅供参考

要点：a.仅在末端匹配，不能中间匹配。 b.中间接收器尽量靠近传输线 其它资料：

29. 总线系统接插件接口设计时要求接插件电路中的总线收发器尽量靠近总线插座，为什么？ 答：插件电路中总线收发器到总线插座距离的线路相当于是总线系统额外的接线，这一段过长会导致接线的特征阻抗变大，影响到总线系统的阻抗匹配，从而使传输线上的信号形变，使同一总线上的其它接收端接收到变形的信号，造成错误输出。

30. 简要说明相比于TTL逻辑门电路，ECL逻辑门电路有何特点？ 答：a. ECL是OE（发射极开路输出），必须接一个下拉电阻，可以实现线或功能；而TTL是OC输出必须加上拉电阻，可以实现线与功能。 b. ECL可以工作于交宽的电源电压范围和温度范围。 c. 具有低输出阻抗和高输入阻抗（可看做无穷大），适于驱动长可控阻抗传输线。 d. 能够提供差分信号，是TTL和CMOS不具备的。

31. 解释什么是逻辑电平的噪声容限（Noise Margin）？

答：指在前一极输出为最坏的情况下，为保证后一极正常工作，所允许的最大噪声幅度。噪声容限越大说明容许的噪声越大，电路的抗干扰性越好。 定义式：高电平 低电平

答案仅供参考

32. 画出ECL逻辑驱动传输线的终端完全匹配连接示意图？ 答：

其中RL=Z0

33. 下图是ECL逻辑驱动传输线的戴维宁等效匹配连接示意图，如何确定R1和R2之间的关系？ 答：

解得：

34. 画出ＥＣＬ逻辑差分驱动与接收的一种匹配连接方式？ 答：

答案仅供参考

35. 在ＥＣＬ逻辑连接中，一个通用规则是下冲量不能超过１０％逻辑摆幅，上冲量不应超过３５％逻辑摆幅，解释为什么？

答：上冲<=0.35逻辑摆幅，超过这一限制会使三极管进入饱和区，退抱和需要放电时间，影响逻辑门速度。

下冲<=0.1是微粒保证其噪声不超过100mV的噪声容限。

36. 什么是ＴＴＬ逻辑门的“线与”逻辑功能，什么是ＥＣＬ逻辑门的“线或”逻辑功能？ 

1) TTL逻辑门“线与”功能指TTL逻辑门输出级采用发射极开路连接，从而可以以将

多个这样连接的门输出管并联并共用上拉电阻实现逻辑“与”。 

2) ECL逻辑门“线或”功能指ECL逻辑门输出级采用发射机开路连接，采用负逻辑时，

将多个这样连接的门输出管并联并用共同下拉电阻得到逻辑“或”。 

37. 写出PECL 和NECL 之间的电平换算方法  

答：NECL VEE=‐5.2V，VCC=0V；PECL VCC=+5.0~5.2V，VEE=0V。用PECL的VCC电压加上原来的输出电压即可得到PECL输出电压。  

38. 如何估算数字逻辑信号传输对传输电缆带宽的要求？  

带宽F与信号最大上升Tr时间乘积k约为定值，根据对Tr的要求和参数k估算即可。  

39. 什么是数字信号的Knee 频率？  

Knee频率以下的频率成分代表信号的主要能量。 

答案仅供参考

40. 解释什么是系统的‐3dB 带宽和RMS（等效噪声）带宽？  

1) ‐3dB带宽：频域中幅值等于最大值

的两点间的频带宽度。 

2) RMS带宽：RMS带宽是等效的矩形频率响应带宽，在该带宽内矩形滤波器通过的

白噪声能量与实际滤波器相同频率范围内的白噪声能量相等。  

41. 在高速信号测量中，示波器探头较长的接地线会给测量带来什么不利影响？  

长接地线有较大的分布电阻与分布电容，减小探头带宽。地环路面积增大，增大探头自感，从而加大Q值，过冲变严重；增大互感使电路其他部分的带来的噪声变大。  

42. 在高速信号测量中，示波器探头的负载效应会给测量带来什么不利影响？  

1) 使探头在不同频段的阻抗不一致，引起拾取信号的畸变。 2) 探头的RC使上升时间变缓。  

43. 在高速信号测量中，示波器与被测电路之间的地环路有可能给测量带来什么不利影响？  

1) 自感改变Q值，加剧上冲。 2) 拾取到杂散信号，引入噪声。  

44. 画出利用示波器双通道实现信号差分测量的连接示意图？该方法能够避免什么问题？  

连接方法：用两个通道电缆绕城双纽线，地线连在一起但不与输入信号地线相连；信号线分别接待测信号与对应地线。其他部分照常。 可以避免屏蔽电流与大地电阻引起的电压噪声。 

45. 高速电路板设计时，大面积的地平面尤其重要。为什么？  

1) 减小不必要的自感。 2) 改善上升时间。 3) 减少互感串扰。 

答案仅供参考

46. 高速电路板设计时，各芯片电源引脚的去耦电容为什么很有必要？  

1) 起储能作用，在芯片供电电流突然变化时稳定电源电压。 2) 滤除器件的噪声，当驱动电路电流变化时避免相互间的耦合干扰。防止通过供电电

路干扰其他器件。 

3) 防止电源噪声对器件产生影响。 47. 高速电路板设计时，大面积地平面、大面积电源平面和足够多的电源去耦电容有什么好

处？  

可以最大限度的稳定电源，并减少地、电源阻抗，从而减少各部分因供电不稳、接地不良而产生的噪声与串扰。 

48. 什么是高速电路板中的互容和互感串扰，如何在电路板的布局和布线中尽量减小这些串

扰？  

互容串扰指两个电路之间通过电场产生的相互干扰，互感指两个电路环路之间通过磁场产生的相互干扰。通过使用大面积地平面、大面积电源平面，减小环路面积，增大电路/导线之间的距离，可减小串扰。 

49. 高速电路板上长线之间互感耦合的串扰信号有什么特点？  

1) 有正向阶跃电压时，互感在同名端产生正向脉冲，在异名端产生负向脉冲，向两侧

传播。 

2) 在有坚实地平面时和互容耦合强度基本相当，前向串扰基本消除，后向串扰加强；

其他条件下，强度大于互容耦合。 

50. 高速电路板上长线之间互容耦合的串扰信号有什么特点？  

1) 有正向阶跃电压时，产生正脉冲，同时向两个方向传播。 

2) 有坚实地平面时和互感耦合强度基本相当，前向串扰基本消除，后向得到加强。 51. 画出基于锁相环的频率合成器的组成原理框图，简要说明原理？  

52. 什么是时钟信号的 Jitter 和 Skew？对高速电路设计有何不利影响？举例说明一些减

小Jitter 和Skew 的电路设计方法？ 

1) Jitter：时钟信号到来时刻与理想时刻之间的偏差。 

2) Skew：原定同时到达的两路时钟信号实际到达的时间偏差。 3) Jitter和Skew会影响系统的定时精度，以及定时容限。 4) 减小Jitter方法：控制系统温度变化（采用温度补偿），减少机械振动，减少电源、

地等对时钟系统的影响，选用好的时钟源。 5) 减小Skew方法： 

i. 使用低输出阻抗的时钟驱动，采用spide网络。如果驱动能力不够可用同型号

电源并联。 ii. 采用树形结构。 iii. 低阻抗时钟分布线。 iv. 远端匹配多驱动。 

本文来源：https://www.bwwdw.com/article/g5km.html