数字习题解答(1-3)张克农(1) 2

第1章 习题解答

1.1 把下列二进制数转换成十进制数

①10010110；②11010100；③0101001；④10110.111；⑤101101.101；⑥0.01101。 [解] 直接用多项式法转换成十进制数

① (10010110)B = (1?2 7+1?24 + 1?22 +1?21)D = (150)D=150 ② (11010100)B = 212 ③ (0101001)B = 41 ④ (10110.111)B = 22.875 ⑤ (101101.101)B = 45.625 ⑥ (0.01101)B = 0.40625

1.2 把下列十进制数转换为二进制数

① 19；② 64；③ 105；④ 1989；⑤ 89.125；⑥ 0.625。 [解] 直接用基数乘除法 ① 19 = (10011)B 2 19 余数

② 64 = (1000000)B 2 9 …… 1 ……d0 ③ 105 = (1101001)B 2 4 …… 1 ……d1 ④ 1989 = (11111000101)B 2 2 …… 0 ……d2 ⑤ 89.125 = (1011001.001)B 2 1 …… 0 ……d3 ⑥ 0.625 = (0.101)B

2 0 …… 1 ……d4

1.3 把下列十进制数转换为十六进制数 图题1.2 ①基数除法过程图① 125；② 625；③ 145.6875；④ 0.5625。 [解] 直接用基数乘除法 ① 125 = (7D)H ② 625 = (271)H ③ 145.6875= (91.B)H ④ 0.56255=(0.9003)H

1.4 把下列十六进制数转换为二进制数 ① 4F；② AB；③ 8D0；④ 9CE。

[解] 每位十六进制数直接用4位二进制数展开 ① (4F)H= (1001111)B ② (AB)H= (10101011)B ③ (8D0)H= (100011010000)B

1

④ (9CE)H= (100111001110)B 1.5 写出下列十进制数的8421BCD码 ① 9；② 24；③ 89；④ 365。 [解] 写出各十进制数的8421BCD码为 ① 1001 ② 0010 0100 ③ 1000 1001 ④ 0011 0110 0101

1.6 在下列逻辑运算中，哪个或哪些是正确的？并证明之。 ① 若 A+B =A+C，则B=C；② 若 1+A = B，则A+AB = B； ③ 若 1+A =A，则A?AB?A?B；④ 若 XY=YZ，则X = Z。 [解] ① 若 A+B =A+C，则B=C运算错误。可用反证法证明 设A=1、B=1、C=0，有A+B =A+C，但B ? C。 ② 若 1+A = B，则A+AB = B运算错误。

若 1+A = B，则 B = 1，而A+AB =A(1+B) = A ? 1。 ③ 若 1+A =A，则A?AB?A?B运算正确。 若 1+A = A，则 A = 1，而A?AB?A?B=1。 ④ 若 XY=YZ，则X = Z运算错误。可用反证法证明 若 XY=YZ，设X=1、Y=0、Z=0，有XY=YZ，但X ? Z。 1.7 证明下列恒等式成立 ① A?BC?(A?B)(A?C)； ② AB?AB?(A?B)(A?B)； ③ (AB?C)B?ABC?ABC?ABC； ④ BC?AD?(B?A)(B?D)(A?C)(C?D)。

[证明] ①[方法1] 列真值表如表题1.7所示，可以证明A?BC?(A?B)(A?C)成立。

[方法2] 用公式法证明

① (A?B)(A?C)?A?AB?AC?BC ?A?BC ② (A?B)(A?B)?AB?AB ③ (AB?C)B?AB?BC

表题1.7 真值表 A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 A+BC 0 0 0 0 1 1 1 1 (A+B)(A+C) 0 0 0 0 1 1 1 1 ABC?ABC?ABC?AB?BC

④ BC?AD?AB?AC?BD?CD

2

(B?A)(B?D)(A?C)(C?D)?AB?AC?BD?CD

1.8 求下列逻辑函数的反函数

① L1?AB?AB； ② L2?BD?AC?BD； ③ L3?AC?BC?AB； ④ L4?(A?B)(A?B?C)。 [解] ① L1?AB?AB ② L2?AC?BD?(A?C)(B?D)

③ L3?(A?C)(B?C)(A?B)=。。一般再写成与或式，如何简便写出最简与或式？ ④ L4?AB?ABC

1.9 写出表题1.9真值表描述的逻辑函数的表达式，并画出实现该逻辑函数的逻辑

表题1.9 (a) A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 L 0 0 0 1 0 1 0 1 表题1.9 (b) A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 L 0 0 0 0 0 1 1 1 图。

[解](a) L?ABC?ABC?ABC ?(A?B)C (b) L?ABC?ABC?ABC ?A(B?C)

A B C

(a)

图题1.9 电路图 ＆

L

≥1

B C A

(b)

＆

L

≥1

3

1.10 写出图题1.10所示逻辑电路的表达式，并列出该电路的真值表。 A A& ＝1 ≥1 & (a)

图题1.10 电路图

A L

A& & & & (b)

L B BB B [解](a) L??AB??A?AB (b) L?ABA?ABB

表解1.10 (a) A B 0 0 0 1 1 0 1 1 L 0 0 0 1 表解1.10 (b) A B 0 0 0 1 1 0 1 1 L 0 1 1 0

表解1.11 A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 L 0 0 0 1 0 1 1 1 1.11某逻辑电路的输入逻辑变量为A、B、C。当输入中1的个数多于0的个数时，输出就为1。列出该电路的真值表，写出输出表达式。

[解] 先列出真值表如表解1.11所示，写出输出表达式

L?ABC?ABC?ABC?ABC

1.12 一个对四个逻辑变量进行判断的逻辑电路。当四

变量中有奇数个1出现时，输出为1；其它情况，输出为0。列出该电路的真值表，写出输出表达式。

[解] 先列出真值表如表解1.12所示，写出输出表达式

L?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD

表解1.12 A B C D 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 L 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0 1.13 用代数法将下列逻辑函数式化为最简与-或式 ① L?A B?AB?AB；② L?ABC?AB?C； ③ L?A(B?C)?A(B?C)?ABC?ABC； ④ L?ABC?ACD?ABD?ABC?BCD?BCD； ⑤ L?A?B?ABC?AC； ⑥ L?(AB?BC)?(BC?AB)；

4

⑦ L?(AB?BC)(AC?AC)；

⑧ L?(A?B?C?D)(A?B?C?D)(A?B?C?D)。 [解] ① L?AB?AB?AB ?A?AB?A?B ② L?ABC?AB?C

?AB?C(AB?1) ?AB?C

③ L?A(B?C)?A(B?C)?ABC?ABC

?ABC?ABC?AB?AC?ABC?ABC ?A?BC

④ L?ABC?ACD?ABD?ABC?BCD?BCD

?BC?ACD?ABD?BC

?BC?ACD?ABD ?BC?ABD ⑤ L?A?B?ABC?AC

?(AB)(A?B?C)(A?C) ?AB(AB?C) ?ABC

⑥ L?(AB?BC)?(BC?AB)

?(A?B)(B?C)(B?C)(A?B)

?B(BC?B C)

?B C

⑦ L?(AB?BC)(AC?AC)

?ABC?ABC

?AC

?A?C

⑧ L?(A?B?C?D)(A?B?C?D)(A?B?C?D)

L?ABCD?ABCD?ABCD

?BCD?ABD

5

L?(B?C?D)(A?B?D)

?B?D?AC

1.14 下列与项哪些是四变量逻辑函数f(A,B,C,D)的最小项？ ① ABC；② ABD；③ ABCD；④ ABCD。 [解] ③④是。

1.15 用卡诺图将下列逻辑函数化简为最简与-或式 ① L?AB?BC?AC；②L?AB?BC?AC； ③ L?(A?B?C?D)(A?B?C?D)(A?B?C?D)； ④ L?A[BC?B(CD?D)]?ABCD； ⑤ L=∑(0,2,3,4,6)；

⑥ L=∑m(2,3,4,5,9)+∑d(10,11,12,13)； ⑦ L=∑(0,1,2,3,4,6,8,9,10,11,12,14)。

[解] ① L?AB?BC?AC?B?AC ② L?AB?BC?AC

?AB?AC?B?BC?AC

?B?C

1 BC 00 1 0

2

01 0 0

11 1 1 10 1 1 A 0 1 BC 00 1 1 A 0

1

01 1 1 11 0 0

10 1 1 L?B?AC L?B?C

③ L?(A?B?C?D)(A?B?C?D)(A?B?C?D)

L?ABCD?ABCD?ABCD

L?B?C?AD

④ L?A[BC?B(CD?D)]?ABCD

?ABC?ABCD?ABD?ABCD?AC?BCD

6

3 CD AB 00 01 11 10

00 0 1 1 0

01 0 1 1 1 11 1 1 1 1 10 1 1 1 1 4 CD AB 00 01 11 10

00 0 0 0 0

01 0 1 1 0

11 1 1 0 0

10 1 1 0 0

L?B?C?AD L?AC?BCD

⑤ L=∑(0,2,3,4,6) ?C?AB ⑥ L=∑m(2,3,4,5,9)+∑d(10,11,12,13)

5 BC

00 A 0 1

1 1 01 0 0

11 1 0

10 1 1

?BC?BC?ABD

⑦ L=∑(0,1,2,3,4,6,8,9,10,11,12,14)

?B?D L?C?AB

6 CD

AB 00

00 01 11 10

0 1

01 0 1 × 1 11 1 0 0 × 10 1 0 0 × 7 CD

00 AB 00 01 11 10

1 1 1 1 01 1 0 0 1

11 1 0 0 1

10 1 1 1 1 × 0

L?BC?BC?ABD L?B?D

第2章 习题解答

2.1电路中的二极管均为理想二极管，各二极管的状态（导通或截止）和输出电压Vo的大小分别为：

D1 ； D2 ； D3 ； VO 。

[解] D1、D2和D3全部处于截止状态。输出电压Vo为0V。

2.2今有一个3输入端与非门，已知输入端A、B输出端F的波形如图题2.2所示，

7

图题2.1

问输入端C可以有下面（1）、（2）、（3）、（4）、（5）中的哪些波形？

[解] (1)、(2)、(3)、(5)

2.3 有一逻辑系统如图题2.3所示，它的输入波形如图中所示。假设门传输时间可以忽视，问输出波形为（1）、（2）、（3）、（4）中的哪一种？

[解] 设图中电路输入为A，输出为F，可求逻辑式为

F?AA?A?A?(A?A)?A?1?1

所以，输出波形为(3)。

2.4 若TTL与非门的输入电压为2.2V，确定该输入属于（1）逻辑0；（2）逻辑1；（3）输入位于过渡区，输出不确定，为禁止状态。

[解] 因为TTL与非门的UIH?2.0V，所以输入电压为2.2V时，属于(2)逻辑1。

2.5 若TTL与非门的输出电压为2.2V，确定该输出属于（1）逻辑0；（2）逻辑1；（3）不确定的禁止状态。

[解] 因为TTL与非门的UOH?2.4V，所以输出电压为2.2V时，属于(3)不确定的禁止状态。

2.6 利用网络资源，查找7432和7421 IC的数据手册，说明分别是什么逻辑器件？内部分别有几个独立器件？7421是多少引脚的封装？是否有未使用的引脚？

[解] 7432是两输入或门，片内有四个独立的或门，为双列直插14引脚封装，没有未使用的引脚；7421是四输入与门，片内有两个独立的与门，为双列直插14引脚封装，没有未使用的引脚。

2.7 TTL门电路电源电压一般为（1）12V；（2）6V；（3）5V；（4）-5V。 [解] (3) 5 V。

2.8 某一标准TTL系列与非门的0状态输出为0.1V，则该输出端所能承受的最大噪声电压为（1）0.4V；(2)0.3V；(3)0.7V；(4)0.2V。并求7400的扇出数。

[解] TTL与非门的UILmax?0.8V，故该输出端在该应用场合所能承受的噪声电压为 UN?UILmax?UOL?0.7V 该逻辑门的噪声容限为

UN?UILmax?UOLmax?0.8?0.4?0.4V

7400的扇出数为

II160.4?10；NH?OHmax??10；NO?min[NL,NH]?10 NL?OLmax?IILmax1.6IIHmax0.04

8

2.9 画出图题2.9中异或门的输出波形。 [解] 如图解2.9。

2.10 图题3.10中，G1、G2是两个集电极开路与非门，接成线与形式，每个门在输出低电平时允许灌入的最大电流为IOLmax=13 mA，输出高电平时的输出电流IOH<25μA。G3、G4、G5、G6是四个TTL与非门，它们的输入低电平电流IIL=1.6mA，输入高电平电流IIH<50μA，VCC=5V。试计算外接负载RC的取值范围RCmax及RCmin。

[解] RC的选择应同时满足逻辑要求和电流能力。当OC门线与信号为逻辑0时，不仅要求输出低电平不超过UOLmax，而且还要考虑所有灌入一个导通的OC门的电流不超过其允许电流

& & G1 & G2 Vcc(5V) Rc & G3 & G4 A B L

图解2.9

& G5 G6 IOLmax，可得

IRC?mIIL?IOLmax IRC?图题2.10

VCC?UOLmaxV?UOLmax 即RC?CC

RCIOLmax?mIILRCmin?VCC?UOLmax5?0.4??103?0.697k?

IOLmax?mIIL13?4?1.6IOH为晶体管的穿透电流(ICEO),当OC门输出为逻辑1时，G1,G2中的输出管截止，

此时，穿透电流和负载门输入高电平电流IIH全部流经RC,应使OC门输出高电平不低于UOHmin，可得

VCC?IRCRC?UOHmin, RC?VCC?UOHminVCC?UOHmin?

IRCnIOH?kIIHRCmax?

5?2.4?106?10.4k?。

2?25?4?502.11 图题2.11中，若A的波形如图所示 (1) 写出逻辑函数式F，并画出波形；

(2) 若考虑与非门的平均传输时延tpd=50ns，试重新画出F的波形。 [解] (1)F?AA?1， 输出固定为高电平;

(2) F的波形如图解2.11所示。

9

图题2.11

A A0.25μs 0.25μs 1 & & F

A & 1 & A F 0.25μs 0.25μs F图解2.11

2.12 74系列与非门输出低电平时，最大允许的灌电流IOLmax=16mA，输出为高电平时的最大允许输出电流IOHmax=400μA，测得某个门的输入低电平电流IIL=0.8mA，输入高电平电流IIH=1.5μA，此种与非门的扇出为多少？

[解] N?min[NL,NH]?min[IOLmaxIOHmax,] IILIIH16400?min[,]?min[10,10]?10

1.640注意：式中IIL和IIH应取该参数的最大值，而不能用实测值。

2.13 在图题2.13中，能实现给定逻辑功能Y?A的电路是哪个？

图题2.13

[解] 能实现给定逻辑功能Y?A的电路是d。

2.14 设计一个发光二极管（LED）驱动电路，设LED的参数为VF=2.2V，ID=10mA；若VCC=5V，当LED发亮时，电路的输出为低电平，选用集成门电路的型号，并画出电路图。

[解] 根据题意，可得电路如图解2.14。 决定限流电阻R之值（取UOL?0.4V）

V?UF?UOL5?2.2?0.4??103?240? R?CCID10选用门电路的型号：由于电路输出为低电平时LED

A

7404

(+5V) V

C

VCC

10K

10k?

R

1

10

图解2.14

发光，要求所选门电路的

IOLmax?ID?10mA，可选74系列TTL门7404非门。

2.15 分析图题3.15中各电路逻辑功能。

[解] (a) 当C＝0时，G1禁止，输出高阻抗Z，对其后的异或门相当于接逻辑1，所以，F2?D?1?D。而G2使能，输出为A，所以，F1?A?B?AB?AB?A当C =1时，G1使能，G2禁止，所以，F2?A?D?AB；

D；F1?1?B?B。

（b）三态门的输出端并接在一起，因此，应控制其使能端，使三态门全部禁止或分时使能。使能信号控制下的功能输出与功能输入间的逻辑关系如表解2.15；

表解2.15 C3 0 0 0 1 C2 0 0 1 0 C1 0 1 0 0 F3 Z AB BC C

（c）当X = 0时，经非门使输出端三态门的控制信号EN?1，而上三态门EN?X?0无效，输出为高阻，下三态门EN= 0使能，因此，F4?AB。

当X = 1时，输出端控制三态门的控制信号EN?X?0无效，所以F4 = Z。

2.16在图题2.16（a）、（b）所示电路中，都是用74系列门电路驱动发光二极管，若要求vI为高电平时发光二极管D导通并发光，且发光二极管的导通电流为10mA，试说明应选用哪一个电路？

[解] 应该使用（a）电路，由于TTL逻辑门输出低电平时最大灌电流为16mA，而TTL逻辑门输出高电平时的最大拉电流为400?A。

uI

(a)

(b)

图题2.16 VCC

uI

11

2.17 参考错误！未找到引用源。确定：

（1）单个74HCTCMOS门可以驱动几个74LSTTL负载？

（2）单个74LSTTL门可以驱动几个74HCTCMOS负载？ [解] （1）74HCT CMOS的电流参数为：IIH(max)=1?A，IIL(max)=-1?A，IOH(max)=-4mA，IOL(max) =4mA；74LSTTL的电流参数为：IIH(max)=20?A，IIL(max)=-400?A，IOH(max)=-0.4mA，IOL(max) =8mA。假设均接单输入门，则

NL?IOL(max)IIL(max)?4?10 0.4NH?IOH(max)IIH(max)?4?200 0.02因此，单个74HCTCMOS门可以驱动10个74LSTTL负载。 （2）NL?IOL(max)IIL(max)?8?8000 0.001NH?IOH(max)IIH(max)?0.4?400 0.001因此，单个74LSTTL门可以驱动400个74HCTCMOS负载

F3 F 2 F 1 F 0 第3章 习题解答

＝1 ＝1 ＝1 ＝1 VA3 A2 A1 A0 图题3.1 &R

3.1 图题3.1所示电路，当M=0时实现何种功能？当M=1时又实现何种功能？请说明其工作原理。

[解] (1)由电路可写出如下逻辑关系

MFi?MAi?MAi?MAi

A 1 1&Y

(2) 分析电路功能

当M =0时，Fi =Ai ，输出为反码；当M = 1时，Fi = Ai ，输出为原码。电路实现4位原码/反码变换功能。

3.2 图题3.2所示电路为多功能函数发生

12

&&

E3 E2 E1 E0 图题3.2

器，共有16种逻辑功能。A、B为输入变量，E3E2E1E0为功能控制端。

(1) 试写出Y的表达式（不需化简）；

(2) 试说明E3E2E1E0取值为0000到1111时的电路功能。

(3) 若OC门输出高电平大于3V，且每个门漏电流IOH=100μA；输出低电平小于0.3V，且最大灌电流IOL=8mA，设输出驱动两个TTL门，且各TTL门的输入端数为1，（TTL门的高电平输入电流IIH=20μA，输入短路电流IIS=0.4mA），试问R的取值范围？（选择合适的标称值电阻）。

[解]1. 分析电路

(1) 写出电路的逻辑表达式：

表解3.2 E3E2E1E0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 Y 1 A+B Y?ABE3?ABE2?ABE1?ABE0

(2) 分析逻辑功能

将输入变量的所有组合代入上式，可得电路的逻辑功能关系，见表解3.2。电路构成多功能函数发生器。

2. 计算上拉电阻： R≤

A?B B A?B A A⊙B AB VCC?UOHmin5?3??4.6K ?3nIOH?mIIH(4?0.1?2?0.02)?10AB A?B R≥

VCC?UOLmax5?0.3??0.65K

IOL?mIIS(8?2?0.4)?10?3A AB R可选1.1K电阻。

3.3 设计一个代码转换器，要求将三位步进码CBA转换成二进制码Z3Z2Z1。编码如表题3.3所示。

[解] 由表可直接写出输出逻辑表达式，并化简：

B AB AB 0 表题3.3 Z2??m(1,3)?CBA?CBA?CA Z1??m(6,7)?CBA?CBA?CB

输入 C B A 000 100 110 111 011 001 输 出 Z2 Z1 Z0 000 001 010 011 100 101 & & & Z0??m(1,4,7)?CBA?CBA?CBA 该逻辑电路若用集成门实现，需2个非门、5个与门和1个3输入或门，设计使用芯片多。如用3-8译码器设计，则电路较简单，C B 电路见图解3.3。 A

3.4 用与非门设计一多数表决电路。要求

0 474LS138 123A0 A1 A2 STC Y0 Y1 Y2 Y3 Y4 Y5 Z2 Z0 Z113

0 1 图解3.3

A、B、C三人中只要有半数以上同意，则决议就能通过，但A还具有否决权，即只要A不同意，即使多数人同意也不能通过。要求列出真值表、化简逻辑函数，并用图题3.4所给出的74LS00芯片画出电路连接图。

[解] (1) 规定逻辑变量

设A、B、C同意为1，不同意为0；决议L通过为1，决议不同过为0。由题可写出逻辑真值表如表解3.4。

(2) 根据表解3.4写出逻辑函数

L?CBA?CBA?CBA

因指定用7400与非门设计，故将L化为与非-与非式

L?CA?BA

⑶ 画出74LS00芯片电路接线图如图解3.4所示，将3、6管脚与13、12管脚分别连接，则11脚输出即为函数L。

表解3.4 A B C L 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 1 1 VCC L & & & & C A B GND 74LS00 图解3.4

3.5 设计一交通灯故障检测电路。要求R、G、Y三灯只有并一定有一灯亮，输出L=0；无灯亮或有两灯以上亮均为故障，输出L=1。要求列出逻辑真值表，如用非门和与非门设计电路，试将逻辑函数化简，并给出所用74系列器件的型号。

[解] 题目已规定逻辑变量并赋值，根据要求写出逻辑真值表3.5，列出逻辑函数式如下

表题3.5 R G Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 L 1 0 0 1 0 1 1 1 L?RGY?RGY?RGY?RGY?RGY

?(RGY)?RY?RG?GY

可选用6非门7404、2输入与非门7400、双4输入与非门7420实现电路设计（图略）。

3.6 一热水器如图题3.6所示，图中虚线表示水位；A、B、14

图题3.6

C电极被水浸没时会有信号输出。水面在C、B间时为正常状态，绿灯G亮；水面在B、A间或在C以上时，为异常状态，黄灯Y亮；水面在A以下时，为危险状态，红灯R亮。试用SSI器件设计实现该逻辑功能的电路。

[解] 根据题目已给逻辑变量，设输入变量水面未超过设定范围时为0，超过设定范围时为1；输出逻辑变量灯亮为1，灯不亮为0。列出逻辑真值表如表解3.6，其中有些状态是不出现的，作为无关项。经化简的逻辑表达式如下

G?CB R?A Y?C?BA?C?BA

选用1片7404非门和1片7400与非门即可实现电路的设计，电路图见图解3.6。

3.7 试用3-8线译码器和若干门电路实现3.6题的逻辑设计。要求选择逻辑器件的型号，画出电路连接图。

[解] (1) 将3.6题输出量用最小项表示 1A 2374LS138 A0 A1 A2 40 0 1 6 Y0 Y1 Y2 Y3 Y4 & 1 4 1& & C 0 0 0 0 1 1 1 1 表解3.6 B A G R Y 0 0 0 1 0 0 1 001 1 0 ××× 1 1 100 0 0 ××× 0 1 ××× 1 0 ××× 1 1 0 0 1 CB1 & 1 & 1 图解4.6

1 & GYR

A G??m(3)?Y3

B C 1R G

R??m(0)?Y0 Y??m(1,7)?Y1Y7

(2) 用74LS138译码器和与非门7400组成电路见图解3.7。

STB Y5 ST B 图解A 3.7 & ≥1 74LS153 3.8 用译码器74LS47驱动七段数码管时，发现数码管只显示1、3、5、7、9。试问故障出在哪里？

[解] 当译码器74LS47的输入信号A3A2A1A0中A0固定为高电平时，就会出现只能显示奇数1、3、5、7、9的故障。因此，检查A0线是否开路或与VCC短接。 3.9 试分析图题3.9，写出Y的逻辑表达式，当DC为

DC 0 1 1D0 1D1 1Y 1D2 1D3 2D0 2D1 2Y 2D2 2D3 A1 A0 1EN 2EN 图题3.9 Y

=1 1 15

00~11时，说明电路的功能。（74153的逻辑功能可参见74253的功能表3.2.3，但74153的输出1Y和2Y在未选通时是低电平）。

[解] (1) 划分逻辑功能块

电路可分为MUX74LS153和门电路两块。

(2) 写出电路的输出函数式及逻辑真值表 由74153的逻辑函数式为

Y?A1A0D0?A1A0D1?A1A0D2?A1A0D3

将D0?A?B，D1?A?B，D2?AB，D3?A，DC=A1A0代入上式可得

Y?DC(BA)?DC(B?A)?DC(B(3) 分析电路功能

A)?DCA

表题3.9 D C 0 0 0 1 1 0 1 1 Y 当DC为不同组合时，电路实现多功能输出。

3.10 试用一片3-8线译码器(输出为低电平有效)和一个与非门设计一个3位数X2X1X0奇偶校验器。要求当输入信号为偶

BA B?A B⊙A A 数个1时（含0个1），输出信号F为1，否则为0。（选择器件型号，画电路连线图）。

[解] (1) 根据题意写出真值表如表解 3.10，将输出F用最小项表达式写出

F??m(0,3,5,6)?Y?Y?Y?Y0356(2) 电路连接图见图解3.10。

(3) 根据验证，电路符合设计要求的逻辑功能。

表解 3.10 X2 X1 X0 F 000 1 001 0 010 0 011 1 100 0 101 1 110 1 111 0 74LS138 X0 X1 X2 123A0 A1 A2 0 0 Y0 Y1 Y2 Y3 Y4 & F 13.11 双4选1数据选择器74253的功能表见表3.2.3，先用门电路将它扩展为8选1数1 图解3.10 据选择器，再用它实现逻辑函数

F = AB + BC+AC

画逻辑电路图，令CBA对应着A2A1A0。 [解] (1) 根据所给器件扩展电路

74LS253的两个输出1Y和2Y未被选通时为高阻状态，故两个输出可直接连接作

16

STC Y5 STB

为一个输出端。先将双4选1MUX扩展为8选1MUX，电路见图解3.11。当A2A1A0从000~011时，1Y输出1D0~1D3；当A2A1A0从100~111时，2Y输出2D0~2D3。

(2) 设计整个电路

将逻辑函数F写为最小项和的形式：F?CBA?CBA?CBA?CBA?CBA A0

的逻辑功能，电路见图题3.11(b)。

3.12 试用74LS138译码器构成8线输出数据分配器，要求将一路数据D，分时通过8个通道原码输出。

[解] 参考图3.5.1，将74LS138的每个输出接一反相器即可实现原码输出。

3.13 画出用半加器构成全加器的逻辑电路图。 [解] (1) 功能电路分析 半加器的逻辑表达式为

S=A?B C=AB

全加器的逻辑表达式为

Si= Ai?Bi?Ci-1 Ci=（Ai?Bi）Ci-1+AiBi (2) 用半加器设计全加器的逻辑电路

图解 3.13 A1 A

& D0 D1 D2 D3 D4 D5 D6 74LS253 1D0 1D1 1Y 1D2 1D3 2D0 2D1 2D2 2Y 2D3 A0 A1 1EN 2EN (a) 图解4.11 F 0 0 1 1 1 0 1 1 A B C (b) 8选1MUX D0 D1 D2 D3 Y D4 D5 D6 D7 A0 A1 A2 F 令CBA=A2A1A0，D2=D3=D4=D6=D7=1，D0=D1=D5=0，即可用MUX实现上述函数

Ai Bi Ci-1 C0 Σ HA Σ HA S CO CO C0 ≥1 Ci 用两个半加器与一个或门设计的1位全加器电路见图解3.13。

17

3.14 试选择MSI器件，设计一个将余三码转换成8421码的电路。 [解](1)规定逻辑变量

由于余三码与8421 BCD码总是相差0011。因此，将余三码A3A2A1A0作为输入， 8421BCD码L3L2L1L0作为输出。

[方法1]用全加器实现 (2) 写出逻辑关系式

L3L2L1L0=A3A2A1A0－0011

由于没有学过4位全减器，需要把上式改成加法，由于减去一个二进制正数等于加上一个它的补码（按位求反再加1），0011的补码是1101。

(3) 电路实现

输出为输入加上一个常数，自然用加法器实现最简余三码输入，另一组输入端B3~B0接二进制数1101，则输出S3~S0即为8421 BCD码。画逻辑电路如图解3.14所示。

由于“减去一个二进制正数等于加上一个它的补码”这部分内容教材里不一定介绍。本题也可用方法2实现。

[方法2]用译码器实现 (2) 写出逻辑关系式

由于余三码与8421码对应关系见表解3.14。逻辑表达式如下

表解3.14 A3A2A1A0 L3L2L1L0 0011 0000 0100 0001 0101 0010 0110 0011 0111 0100 1000 0101 1001 0110 1010 0111 1011 1000 1100 1001 图解3.14

A0 A1 A2 A3 A0 S0 A1 S1 A2 S2 A3 S3 B0 B1 74283 B2 B3 CI CO L0 L1 L2 L3

单。将4位二进制全加器74LS283的一组输入端A3~A0接VCC L3??m(11,12)?Y11Y12 L2??m(7,8,9,10)?Y7Y8Y9Y10

L1??m(5,6,9,10)?Y5Y6Y9Y10

L0??m(4,6,8,10,12)?Y4Y6Y8Y10Y12

(3) 电路实现

4-16线译码器74154的输出端为低电平有效，将余三码

A3A2A1A0接译码器地址输入端A3A2A1A0，输出端用与非门电路即可实现电路的逻辑功能（电路图略）。

3.15 试用3-8线译码器74LS138和若干与非门设计一个1位全加器。74LS138的功能表见表3.2.2。

[解] (1) 写全加器最小项和式

18

S?C?B?A?m1m2m4m7

C?C(B?A)?BA?m3m5m6m7

(2) 画逻辑电路图

将全加器的输出函数与译码器逻辑式比较，如令A2A1A0=CBA，则

S?Y1Y2Y4Y7

C B A 1 74138 A2 Y0 A1 Y1 A0 Y2 Y3 Y4 STA Y5 STB Y6 STC Y7 图解3.15

7420 & S C?Y3Y5Y6Y7

译码器的对应输出端与1片双4输入的与非门7420连接，即可实现1位的全加器功能。电路见图解3.15。

& C 3.16 用比较器或加法器设计如下功能电路：当输入为四位二进制数N，N≥1010时，输出L=1，其余情况下L=0。

[解] [方法1]用比较器CC14585实现电路设计

根据题意令A3 A2A1 A0=N3N2N1N0、B3B2B1 B0= 1001，令IA>B=IA=B=1、IA

[方法2] 用加法器实现电路设计

令A3 A2A1 A0=N3N2N1N0、B3B2B1 B0= 0110，则从进位输出CO可以得到输出L。电路见图解3.16(b)。

3.17 选择MSI器件，设计一个4位奇偶逻辑校验判断电路，当输入为奇数个1时，输出为1；否则输出为0。

[解] (1) 设逻辑变量

19

(a) 图解3.16 N3 N2 N1 N0 1 0 1 0 1 1 0 MC14585 A0 A1 A2 A3 B0 B1 B2 B3 IA>B IA=B IAB N3 N2 N1 N0 A1 A2 A3A4 B1 B2 B3 B4 F1 F2 F3 F4 L 0 1 1 0 0 CI CO (b) L

根据题意，设输入逻辑变量为X3X2X1X0，输出逻辑变量为L。写出真值表如表解3.17。

(2) 设计电路

[方法1] 选用1个输出为低电平有效的4-16线译码器74154实现电路，将L写为如下形式

L??m(1,2,4,7,8,11,13,14)

令A3A2A1 A0 = X3X2X1X0，将上式中最小项对应的输出接一个8输入与非门74LS30的输入端，在74LS30的输出即可得到L（图略）。

[方法2] 用8选1 MUX实现电路设计。将函数L写为如下形式

L?X3(X2X1X0)?X3(X2X1X0)?X3(X2X1X0)?X3(X2X1X0)?X3(X2X1X0)?X3(X2X1X0) ?X3(X2X1X0)?X3(X2X1X0)令 A2A1A0 = X2X1X0，D0=D3=D5=D6=X3，D1=D2=D4=D7= X3，则L=Y。电路图解3.17。

表解3.17 X3X2 X1X0 L 0000 0 0001 1 0010 1 0011 0 0100 1 0101 0 0110 0 0111 1 1000 1 1001 0 1010 0 1011 1 1100 0 1101 1 1110 1 1111 0 X3 74LS251 D0 D1 X3 D2 D3 Y D4 D5 X2 X1 X0 D6 D7 A0 图解3.17

L

3.18 已知函数F(D,C,B,A)=?m(2,5,7,8,10,12,15)

试用以下功能组件实现该逻辑函数的电路，（自行选择器件型号，可增加少量门电路）。

(1) 8选1或16选1数据选择器； (2) 3-8线译码器或4-16线译码器。

[解] (1) 用一个16选1 MUX 74LS150实现电路，可令A3A2A1A0=DCBA，令D2=D5=D7= D8=D10=D12=D15=1，其它Di接0，输出即为F。

20

(2) 选用4-16线译码器74154和8输入的与非门74303实现

令A3A2A1A0=DCBA，将译码器的输出Y2、Y5、Y7、Y8、Y10、Y12、Y15接8输入与非门7430的七个输入，另一个接1，则7430的输出即为函数F。

3.19 试选择如下器件设计一个逻辑电路，当X2X1X0>5时，电路输出为1，否则输出为0。

⑴ 比较器； ⑵ 加法器； ⑶ MUX； ⑷ 3?8译码器。

[解]根据题目要求写出逻辑真值表如表题3.19。 (1) 用4位比较器74LS85实现电路

令A3A2A1A0 = 0X2X1X0，B3B2B1B0 = 0101，则YA>B =L。 (2) 用4位加法器74LS83实现电路

令A3A2A1A0=0X2X1X0，B3B2B1B0=1010， 则CO =L。

(3) 用输出为高电平有效的8选1MUX74LS251实现电路。

由于8选1MUX输出L??m(6,7)，可令A2A1A0=X2X1X0、D6=D7=1、 D0~D5=0即可。

若用4选1MUX 74LS153实现 将函数改写为：L??m(6,7)?X2X1X0?X2X1X0，

令A1A0=X1X0，D3=D2=X2，D1=D0=0。

(4) 用输出为低电平有效的3-8线译码器74LS138实现

由于L??m(6,7)?m6?m7，可令A2A1A0= X2X1X0，将对应的m6、m7输出接一双输入与非门7400即可。

3.20 设计一个多输出组合逻辑电路，其输入为8421 BCD码，其输出定义为

(1) L1：检测到的输入数字能被4整除； (2) L2：检测到输入数字大于或等于3； (3) L3：检测到输入数字小于7。 [解] (1) 规定逻辑变量

将8421 BCD码作为输入，用X3X2X1X0表示，设逻辑电路输出L满足检测条件为1，不满足检测条件为0。

(2) 分析电路的逻辑功能

表题3.20 X3 X2 X1 X0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 21

L3 L2 L1 111111100000011111111 0 0 0 1 0 0 0 1 1

根据题目写出真值表见表题3.20。 将L1、L2、L3的逻辑表达式分别写出：

L1??m(0,4,8)L2??m(3,4,5,6,7,8,9) L3??m(0,1,2,3,4,5,6)(3) 选择MSI完成设计

本题为多输入多输出逻辑电路，选择译码器实现最为简单。根据输入变量的个数，需选择1个4-16线译码器74LS154、1个4输入与非门74LS20和2个8输入与非门74LS30即可实现设计要求（图略）。

3.21 某建筑物的自动电梯系统有五个电梯，其中三个是主电梯，两个备用电梯。当上下人员拥挤，主电梯全被占用时，才允许使用备用电梯。现需设计一个监控主电梯的逻辑电路，当任何两个主电梯运行时，产生一个信号(L1)，通知备用电梯准备运行；当三个主电梯都在运行时，则产生另一个信号(L2)，使备用电梯主电源接通，处于可运行状态。

[解] (1) 设逻辑变量并赋值。

设主电梯为C、B、A，运行时为1，不运行时为0；备用电梯准备运行或电源接通时，L1或L2为1，否则为0。

(2) 列逻辑真值表

由题意列逻辑真值表见表解3.21。 (3) 设计电路

注意到逻辑函数L1刚好是全加器CI端输出的逻辑函数式，逻辑函数L2可由3输入与门实现。因此本题用1个全加器和一个3输入与门电路实现最为简洁，逻辑电路图见图解3.21。

用8选1 MUX或3-8译码器和1个与非门也能实现本题的L1，但显然比较复杂。

图解3.21 A B C 表解3.21 C B A L1 L2 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 00 00 00 10 00 10 10 1 1 Σ CI CO L1 & L2

22