第1-7章作业答案2015

第一章作业

补充作业1

1、微型计算机系统是由什么组成的？ ALU 微处理器寄存器 控制器存储器微型

I/O接口计算机

总线(主机)

硬件系统

键盘、鼠标微型 显示器外设 计算机软驱、硬盘、光驱 系统打印机、扫描仪

系统软件 软件系统应用软件

2、微型计算机是由什么组成的？

以微处理器CPU为核心，配上只读存储器(ROM)、读写存储器(RAM)、输入/输出(I/O)接口电路及系统总线等部件，就构成了微型计算机。

3、画出微型计算机硬件系统的典型结构图，并写出各部分的作用。

AB地址总线

微处输入输出存储器存储器I/OI/OI/O 理器接口设备接口设备接口RAMROM

CPU

DB数据总线

CB控制总线

微处理器CPU：用于运算与控制，是微机算机的核心。 存储器：用于存储程序与数据。

输入输出I/O接口电路：是微处理器外部连接的桥梁。 三种总线（地址总线AB、数据总线DB、控制总线CB): 用于信息的传输。

4、微处理器是由什么组成的？

1）算术逻辑单元（ALU）(Arithmetic Logic Unit) 2）控制器

3）内部寄存器阵列

5、微处理器的性能指标是什么？ 字长、运算速度 （即计算机主频）

6、读懂模型机实现 7+10的工作过程 。 补充作业2

1、某存储器有16根地址线、8根数据线，它的容量是多少？

216*8位=26KB

2、某存储器有20根地址线，试问能寻址多少存储单元？ 220

3、6264RAM芯片容量为8K*8位，问它有多少根地址线？多少根数据线？

13根地址线 8根数据线

4、27128EPROM芯片容量为16K*8位，问它有多少根地址线？多少根数据线？ 14根地址线 8根数据线

5、填空 1 KB =（ 210 ）B, 1 MB =（ 220 ）B, 1 GB =（ 230 ）B, 1 TB =（ 240 ）B

课本作业 p17

（1）微处理器、微型计算机和微型计算机系统三者之间有什么不同？

微处理器CPU是系统的核心，完成运算与控制功能；微型计算机是由CPU、存储器、I/O接口、三种总线构成；微型计算机系统是由微型计算机、外设、软件等构成。 （3）填空（1C.3A）16 = 00011100.00111010 B= 34.164 O= 28.2265625 D。

(4) 填空（124.95）10 =（1111100.11110011）2=（174.74 ）8=（7C.F3 ）16 。 (5) 填空（10110111.11）2 =（267.6 ）8=（ 183.75 ）10=（ B7.C ）16 。

第二章作业

2.1节补充作业：

1、 8086CPU有 16 根数据线，有 20 根地址线，可访问 220=1M字节 存储器空间。 2、8086CPU芯片哪两部分构成？每部分又包含哪些部件？ 答：由执行单元（EU）、总线接口单元（BIU）两部分构成

执行单元（EU）包含： 16位算术逻辑单元ALU（运算器）

8个16位通用寄存器(AX、BX、CX、DX、SP、BP、SI、DI) 1个16位标志寄存器FLAGS 执行部分控制电路

总线接口单元（BIU）包含：4个16位段寄存器（DS、CS、 ES 、SS） 1个16位指令指针寄存器IP 20位地址加法器

6字节指令队列缓冲器

3、8086CPU内部的14个寄存器都是什么？

答：AX、BX、CX、DX、SP、BP、SI、DI，FLAGS，DS、CS、 ES 、SS，IP

4、存储器如何分段？

答：1、把1M字节存储器空间分成若干个段，每个段的容量<=64K字节。每段内地址（也称偏移地址）可以用16位地址表示出来。

2、每个段的起始地址低4位必须为0，高16位地址放在16位的段寄存器内，称为段基址，段寄存器分别为CS、DS、SS和ES，段基址存放在这4个段寄存器中。

3、每个段不一定都是64KB，可以小于它，且每个段可以分开，也可以重叠。

5、存储器中各个段如何命名？

答：通常一个程序中通常有代码段、堆栈段、数据段、附加段. 代码段：用于存放程序。代码段段基址在 代码段寄存器CS中。

堆栈段：用于存放一些特殊数据。堆栈段段基址在堆栈段寄存器SS中。 数据段：用于存放一些数据。数据段段基址在数据段寄存器DS中。 附加段：用于存放一些数据。附加段段基址在附加段寄存器ES中。 6、在程序或指令中存储器各个段的地址用逻辑地址表示，写出各个段的逻辑地址表示方法。 逻辑地址格式为：段基址:偏移地址 代码段逻辑地址 CS:IP

数据段逻辑地址 DS:段内偏移地址 堆栈段逻辑地址 SS:SP

附加段逻辑地址 ES:段内偏移地址

7、存储器各段物理地址如何计算？

答：代码段存储器的物理地址=CS*16+IP 堆栈段存储器的物理地址=SS*16+SP

数据段存储器的物理地址= DS*16+段内偏移地址 附加段存储器的物理地址=ES*16+段内偏移地址

8、已知代码段CS=3000H,指令指针IP=2010H，指出指针所指程序在存储器中的物理地址。 答：当前指令物理地址= CS*16+IP=3000H*10H+2010H=32010H

9、已知某数据存放在存储器数据段中，且其段内偏移量为3535H，数据段DS=1000H,指出此数据在存储器中的物理地址。

答：此数据物理地址= DS*16+段内偏移地址=1000H*10H+3535H=13535H

10、已知逻辑地址，指出下列存储器地址的、段基址、物理地址。 2000H:1000H 答：段内偏移量 1000H 段基址 2000H

物理地址=段基址*16+段内偏移量=2000H*10H+1000H=21000H

2.1节课本作业P43

（3）总线接口中加法器的作用是什么？它与执行部件中的加法器在功能上有何差别？

答：总线接口中加法器：根据逻辑地址计算20位的物理地址，执行部件中的加法器用于进行数据运算。

（4）设段地址为4ABFH，物理地址为50000H，求有效地址是什么（也称偏移地址）？ 答：有效地址=偏移地址=50000H-4ABF*10H=5410H

（6）已知当前数据段位于存储器的B1000H到C0FFFH范围内，问DS寄存器的内容是什么？

答：DS=B100H

（7）8086 CPU有哪几个状态标志位？哪几个控制标志位？他们在什么条件下被置位？ 答：状态标志位:CF AF PF ZF SF OF 控制标志位 DF TF IF 置位条件可参考课本。

2.2 节补充作业

1、 8086的AD0~AD15为 地址/数据 总线，采用分时方式。 A0~A15为地址总线的低16位，DO~D15为16位数据总线。

2、 8086的A16/S3~A19/S6为 地址/状态 总线，采用分时方式，A16~A20为地址总线的高4位。

3、/RD为 读 信号。 4、/WR为 写 信号。

5、ALE为 地址锁存 信号。

6、说明8086最小模式下系统的三种总线是如何产生的？ 答：1）、 地址总线：由8086CPU的AD0~AD15、A16、A17、A18、A19通过3片地址锁存器8282后构成，提供20条地址线。 2）、数据总线：直接由8086CPU的AD0~AD15供给16条数据总线。 或者通过两片8286/8287发送/接收接口芯片后构成，这样增大了总线的驱动能力。 3）、控制总线：直接由8086CPU的控制线供给。11根

7、画出最小模式下系统的典型配置图。（参考P28)

2.3节补充作业

1、什么是总线周期？什么是时钟周期？

总线周期—每当CPU与存储器或I/O端口交换一个字节(或字)数据所需的时间称之为一个总线周期。

时钟周期T：时钟脉冲CLK的周期. 每个总线周期通常包含4个时钟周期.

2、画出具有等待状态的存储器读时序图，并说明T1、T2、T3、T4状态CPU 所做的工作。 答： 123W4 CLK 高IO 低MIO/M A19~A16S6~S3 A19~A16/S6~S3 BHE AD15~AD0A15~A0DATA IN ALE RD DT/R DEN READYREADY WAIT 插入TW状态的存储器读周期 ⒈T1前下讲沿后

①M/IO变高表存储器读, 变低IO接口读 ②给出地址,若读存储器数据，则给出20位地址,若为读I/O端口数据,则给出低16位地址(高4位为低)

③ALE变为有效变成高电平,用来将复用线上的地址锁存起来。 ④DT/R变低,表示CPU读 ⒉ T2状态下

①A19/S6～A16/S3 引脚输出状态信号S6～S3 ②AD15～AD0转为高阻 ③RD变低,允许读出

④DEN变低,允许数据传送 3. T3周期

CPU 在T3周期的前下降沿判断READY管脚的状态， 1)若READY管脚为高电平，则下一个周期为T4周期； 2)若READY管脚为低电平， CPU在T3周期后加入一个或几个等待周期Tw，直到当在 Tw周期的前下降沿判断READY管脚为高电平时，则停止插入Tw，下一个周期为T4周期。 4. T4周期

CPU在T4的前下降沿采样数据线,获取数据。结束其他控制信号。

TTTTT

11H FFFH

1000H SP xx

（7）已知AH=B、AL=0000 0000B。

请问下列每条指令执行后，AH和AL的内容是什么？对标志位ZF、CF的影响是什么？

① ADD AH，1 AH=00000000B ZF=1 CF=1 ② SUB AL，0FDH AL=00000011HB ZF=0 CF=1 ③ INC AH AH=00000000B ZF=1 CF：不改变 ④ DEC AL AL=11111111B ZF=0 CF：不改变 ⑤ AND AH，06H AH=00000110B ZF=0 CF=0 ⑥ OR AL，90H AL=00001001B ZF=0 CF=0 ⑦ XOR AH，0FH AH=11110000B ZF=0 CF=0 ⑧ TEST AL，80H AL=0000 0000B ZF=10 CF=0 ⑨ CMP AH，7FH AH=1111 1111B ZF=0 CF=0 （9） 已知程序段如下，请说明完成什么操作？ MOV CL，3

MOV AL，0F0H

SAR AL，CL AL=1111 1110B

（10） 已知AH=0FDH、AL=03，请说明执行下列程序段后，程序将转向哪一个符号地址W1、W2或W3？

ADD AH，AL CF=1 OF=0 ZF 0 JNO W1 JNC W2

JZ W3 程序将转向符号地址W1

第四章作业

补充作业

1、 主存储器的分类。

答：RAM(SRAM、DRAM) 、ROM(掩模ROM、可编程PROM、EPROM、EEPROM) 2 、写出RAM的特点、ROM的特点。

答：RAM的特点：可随机读写，读写速度快，掉电数据丢失。

ROM的特点：只能读出不能写入，掉电后数据不丢失。

3、 某系统扩展一片6264RAM(8K*8位)与2732ROM(4K*8位)，利用74LS138

译码器，画出与8088/8086CPU系统总线的连线，并计算出两个芯片的基本地址范围。

DB数据总线D0~D15 D0~D7D0~D7CB控制总线

OE RDWR AB地址总线A0~A19A13A0~A12A0~A11A15

OEWEOE74LS138 译码器A0A0IO1IO1A13~~~~ AY0A12A11IO8IO8A14B Y1A15CCSCS 00000H~02000H~Y201FFFH02FFFH Y3 Y462642732 G2AY5A16≥Y6 A17A18Y7

A19

G2B M/IOG1

6264片内地址接入138译

码器地址 2732片内地址

A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0 0 0 0 00 0 000 0 0 0 0 0 0 0 0 0 0 0最小00000H6264 0 0 0 00 0 0 11 1 1 1 1 1 1 1 1 1 1 1最大01FFFH

0 0 0 00 0 1x 0 0 0 0 0 0 0 0 0 0 0 0最小02000H2732

0 0 0 00 0 1x 1 1 1 1 1 1 1 1 1 1 1 1最大02FFFH

地址范围

6264无重叠地址

课本作业 思考题与练习题

（5）常用的存储器片选控制方法有哪几种？它们各有什么优缺点？ 答：有三种，即全译码法、部分译码法和线选法。

采用全译码法的优点：是存储器中每一存储单元都有惟一确定的地址；缺点是译码电路比较复杂。

部分译码法它的优点：是片选译码电路比较简单；缺点是存储器空间中存在地址重叠区，使用的时候需要注意。

线选法优点是：无须使用片选译码器；缺点是存储器地址空间被分成了相互隔离的区段，造成地址空间的不连续，该编程带来不便。

（7）若要用2114芯片扩充2KB RAM，规定地址为4000～47FFH，地址线应如何连接？画出连接图。

（8）设计一个具有 8KB ROM 和40KB RAM的存储器。画出CPU与存储器的连接图。要求 ROM 用EPROM 芯片 2732 组成，从 0000H地址开始；RAM 用 SRAM 芯片 6264组成，从 4000H地址开始。

第五章作业

补充作业 补充作业

1、写出I/O接口的功能。

答：1).实现和不同外设的速度匹配 2). 输出数据锁存 3). 输入数据三态缓冲

2、写出常用的几个并行接口芯片型号 答：8255 、8155、74LS244、74LS373

3、画出接口电路的典型芯片及其与三种总线的连线图（可参考PPT图5.2) 答：

4、假设8255的A0连接CPU地址总线AB的A0, 8255的A1连接CPU地址总线AB的A1, 8255的片选CS连接CPU地址总线AB 的A3，写出8255芯片PA口、PB口、PC口、控制字口的地址。 答： 8255片8255接口选CS 片内地址 A15~A8 A7 A6 A5 A4 A3A2 A1 A0 XXXXXXXXX X X X , 0X0 0PA端口地址0000H XXXXXXXXX X X X , 0XXXXXXXXX X X X , 0XXXXXXXXX X X X , 0X 0 1X 1 0X 1 1PB端口地址0001H PC端口地址0002H 控制字端口地址0003H

本文来源：https://www.bwwdw.com/article/ffyt.html