3-8译码器的VHDL设计

基于EDA的3-8译码器的VHDL设计(使用软件Quartus2),有仿真波形

3-8译码器的VHDL设计

1.实体框图

2.程序设计

正确的程序

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY DECODER38A IS

PORT(A2,A1,A0,S1,S2,S3:IN STD_LOGIC;

Y:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));

END ENTITY DECODER38A;

ARCHITECTURE ONE OF DECODER38A IS

SIGNAL S: STD_LOGIC_VECTOR(5 DOWNTO 0);

BEGIN

S<=A2&A1&A0&S1&S2&S3;

WITH S SELECT

Y<="11111110" WHEN "000100",

"11111101" WHEN "001100",

"11111011" WHEN "010100",

"11110111" WHEN "011100",

"11101111" WHEN "100100",

"11011111" WHEN "101100",

"10111111" WHEN "110100",

基于EDA的3-8译码器的VHDL设计(使用软件Quartus2),有仿真波形

"01111111" WHEN "111100",

"11111111" WHEN OTHERS;

END ARCHITECTURE ONE;

3.仿真波形图

4.仿真波形分析

当S1 S2 S3=100时，只有当A2 A1 A0=111时，Y[7]才输出低电平，否则为高电平，当A2 A1 A0=110时，Y[6]才输出低电平，否则为高电平，当A2 A1 A0=101时，Y[5]才输出低电平，否则为高电平，Y[4]到Y[0]同理。可见该程序设计的是3-8译码器

三、共阳极数码管七段显示译码器的VHDL设计

1.实体框图

2.程序设计

基于EDA的3-8译码器的VHDL设计(使用软件Quartus2),有仿真波形

正确的程序

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY DISPLAY_DECODER IS

PORT(A3,A2,A1,A0:IN STD_LOGIC;

Y:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));

END ENTITY DISPLAY_DECODER;

ARCHITECTURE ONE OF DISPLAY_DECODER IS

SIGNAL S: STD_LOGIC_VECTOR(3 DOWNTO 0);

BEGIN

S<=A3&A2&A1&A0;

WITH S SELECT

Y<="1111110" WHEN "0000",

"0110000" WHEN "0001",

"1101101" WHEN "0010",

"1111001" WHEN "0011",

"0110011" WHEN "0100",

"1011011" WHEN "0101",

"1011111" WHEN "0110",

"1110000" WHEN "0111",

"1111111" WHEN "1000",

"1111011" WHEN "1001",

"0000000" WHEN OTHERS;

END ARCHITECTURE ONE;

3.仿真波形图

基于EDA的3-8译码器的VHDL设计(使用软件Quartus2),有仿真波形

4.仿真波形分析

由图可知，当A3 A2 A1 A0=0000时，输出Y[6]到Y[0]对应为1111110，即只有g不亮，数码管显示为0，

A3 A2 A1 A0=0001时，输出对应为0110000，数码管显示为1， A3 A2 A1 A0=0010时，输出对应为1101101，数码管显示为2， 其他同理，当A3 A2 A1 A0>1001，即大于9，数码管无显示。

由此可知，程序设计的是七段显示译码管。

本文来源：https://www.bwwdw.com/article/fep4.html