组成原理1~8缩印版

第一章 1．计算机硬件系统 ·计算机的硬件系统是指构成计算机的所有物理部件的集合。 ·计算机硬件系统由五大部件组成：控制器、运算器、存储器、输入设备、输出设备。各大部件通过系统总线(Bus)连接在一起。总线是各部件之间传输信息的通道，数据信息、地址信息、控制信息都通过总线流入或流出各个部件，以控制各部件完成自己的功能并与其他各部件协调工作。 2．中央处理器 中央处理器由[X]补=1.0111011 [X/2]补灵活 但比较电路难于实现，且效制线向执行部件发出的各种控制命

=1.10111014．引入浮点数的目的 率低，速度慢。 （2）直接映射方令，是构成控制信号序列的最小单在位数有限的前提下，扩大数值表示式：映照简单，快速 但容易产生冲位。 微操作 执行部件接受微命令的范围，又保持数的有效精度。 浮突，不能有效利用Cache空间。 （3）后所进行的操作，是计算机硬件结构点数的表示范围取决于阶码的位数；组相联映射方式：组内全相联映射，中最基本的操作。 微周期 从控存而精度取决于尾数的位数。5．浮点组间直接映射 中读取一条微指令并执行相应的一数规格化 （1） 使浮点数标准化，结合上面两种的优点。① 因为组内行步操作所需的时间。 微指令 由每在机内表示唯一； （2） 充分利用数较少，比较器容易实现； 个微周期的操作所需的控制命令构 尾数的有效数位，提高运算精度。 ② 组内又有灵活性，冲突大大减少。成一条微指令。微指令包含了若干微规格化定义： 尾数M的最高数10．存储保护 多个用户共享主存命令信息。 微程序 即一系列微指位M-1必须是有效数位。 原时，系统应提供存储保护。 方法：令的有序集合，可以控制实现一条机码：M-1=1 补码：正数 M-1=1 （ 1 ）存储区域保护： ① 器指令。 8．控制方式 （1）同步控负数 M-1=0 即最高数位与符号位相页表保护和段表保护； 制方式： 以部件中最长的操作时间运算器和控制器组成，简称CPU，是计算机的核心部件。运算器的基本任务是数据加工，进行算术运算和逻辑运算；控制器主要功能是指令控制、操作控制和时间控制，依据指令指挥各部件有序有效工作。3．存储器

存储以二进制形式表示的数据和程序。通常由内存储器和外存储器构成。4．输入输出设备 输入输出设备也称外围设备，简称外设。

输入设备功能：将人们要求计算机处理的各种形式的信息转换成计算机可接受的编码形式存入存储器。

输出设备功能：将计算机处理后的信息以人们希望的形式表现出来。5．计算机软件 ·软件是指为运行、维护、管理及应用计算机所编制的所有程序的总和。 ·软件包括系统软件和应用软件6．主机 CPU与存储器合称为主机。7．计算机系统

计算机硬件和软件构成了计算机系统。8．冯·诺依曼体系结构 存储程序和程序控制是冯·诺依曼型计算机的设计思想。 存储程序的概念是将解题程序（连同必须的原始数据）预先存入存储器；程序控制是指控制器依据存储的程序控制全机自动、协调地完成解题任务。9．存储单元 一个存储单元包含若干个二进制位，每个存储单元都编有唯一的地址，存储单元是计算机访问存储器的最小单位，通常可以是一个字节或一个字。10．存储容量 指存储器可以容纳的二进制信息的数量，通常用单位KB、MB、GB来度量，存储容量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。11．地址 地址即指存储单元地址，在存储器中每个存储单元都有唯一的地址编号。12．数据字 数据字： 若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。13．指令字

指令字： 若某计算机字代表一条指令或指令的一部分，则称指令字。 14．指令、程序 指令： 指示计算机执行某种操作的命令。每一条指令可完成独立的算术运算或逻辑运算操作。 程序： 解算某一问题的一串指令序列称为该问题的计算程序，简称程序。15．操作系统 操作系统属于系统软件，用来管理计算机的资源（如：处理器、存储器、外设以及各种编译、应用程序等）， 自动调度用户的作业程序，使多个用户能有效地共用一套计算机系统；提供操作界面；提供程序运行平台等。使计算机的使用效率大大提高。16．计算机系统的层次结构 计算机系统是一个有硬件、软件组成的多级层次结构，通常由微程序级、一般机器级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。17．虚拟机 在一台物理机上，通过配置软件扩展功能后形成的与实际机具体结构无关的机器。 第二章

1．计算机中采用二进制代码的优点 （1） 技术上容易实现；（2） 运算规则简单；（3） 可借助于逻辑代数来分析、研究；（4） 与其它进制的转换容易。2．机器码

数在计算机中的二进制表示形式 特点：（1）数的位数受机器设备的限制； （2）数的符号数值化；

（3）小数点隐含，不占二进制数位。3．补码的性质

（1） 数位一定时，补码的表示范围较原码、反码的大； （2） 补码中\的表示是唯一的； （3） 补码的符号位应参与一起运算； （4） 补码连同符号位向右移一位，符号位保持不变，就等于乘以1/2。 例：

异6．机器零 当一个浮点数的尾数为0，不论其阶码为何值；或者当阶码的值比它能表示的最小值还小时，不管其尾数为何值，计算机都把该浮点数看作为零值，称为机器零。 7. ASCII码 ASCII码即美国国家信息交换标准代码。标准ASCII码占7位二进制位，共表示128种字符。 数字0-9编码为： 30H-39H； 字母A-Z编码为： 41H-5AH； a-z编码为： 61H-6AH 8．汉字处理 汉字输入码 将汉字转换为二进制编码，可采用数字编码、拼音码和字型编码等方法； 汉字机内码 汉字在计算机内部存储、运算的信息代码。 汉字字模码 用点阵表示的汉字字型代码，为显示或打印汉字时的输出形式。 9．奇偶校验码 用于检验信息在传输、存储和处理过程中出现的错误。奇偶校验码只是一种最简单的检错码，只能检错不能纠错，且仅能检出奇数个错误；10．ALU(算术逻辑运算单元) ALU是一种功能较强的组合逻辑电路。它能进行多种算术运算和逻辑运算。ALU的基本逻辑结构是超前进位加法器，它通过改变加法器的输入信号来获得多种运算能力，是运算器的核心部件。 第三章 1．存储器功能 记忆以二进制形式表示的数据和程序。 要求： 容量大、速度快、成本低。2．存储元 存储一位二进制信息，是计算机存储信息的最小单位。由若干个存储元构成一个存储单元。 3．存储器分类 非易失性存储器： ROM，PROM，EPROM，EEPROM，闪速存储器，磁盘，磁带，光盘 易失性存储器： 动态存储器（DRAM），静态存储器（SRAM） 电路 功耗 组成 集成度 存储速度 价格 是否刷新 SRAM 复杂 高 触发器 低 快 高 否 DRAM 简单 低 电容 高 慢 低 是 4．主存储器技术指标 (1) 存储容量：指存储器可以容纳的二进制信息的数量 (2) 速度指标： · 存取时间：指从存储器接到读（或写）的命令到完成读取（或写入）操作所需的时间。 也称存储器访问时间（TＡ）。 · 存储周期：指存储器完成一次完整的存取操作所需的时间，即存储器进行两次连续、独立的操作之间所需的时间（TＭ）。由于存储器在存取数据后，还要进行周期切换，所以存储周期略大于存取时间。 · 存储器带宽：指单位时间里存储器所存取的信息量，是衡量数据传输的重要指标。单位：位/秒或字节/秒。5．相联存储器 按内容访问的存储器。6．存储体系 采用多级存储结构，各有侧重，总体上提高存储器性能。 外存（辅存）主要强调大的存储容量，以满足计算机的大容量存储要求。 主存-辅存： 解决容量与价格的矛盾 Cache主要强调快速存取，以便使存取速度与CPU速度相匹配。 引入Cache： 解决速度与价格的矛盾7．Cache引入的理论依据 程序访问的局部性。8．虚拟存储器 虚拟存储器必须建立在主存-辅存结构基础上，但两者是有差别的： （1） 虚拟存储器允许使用比主存容量大得多的地址空间；而非虚拟存储器最多只允许使用主存空间； （2） 虚拟存储器每次访问时，必须进行虚实地址变换；而非虚拟存储器则不必。9．地址映射 （1）全相联映射方式：② 键保护方式； ③ 环保护方式； （2）访问方式保护。 第四章 1．指令系统 指一台计算机中所有机器指令的集合，是表征计算机性能的重要因素。2．指令系统的性能要求 完备性、有效性、规整形、兼容性3．指令寻址方式 顺序寻址方式： 指令逐条顺序执行，PC+1->PC 跳跃寻址方式： 程序转移4．引入操作数寻址方式目的 （1）缩短指令长度 （2）扩大寻址范围 （3）提高编程灵活性5．指令系统结构 从计算机指令系统的角度看当前的计算机指令系统结构分为两大类： 复杂指令集计算机（CISC） 精简指令集计算机（RISC）6．RISC特点 （ 1 ） 一个有限的简单指令 集： · 选用使用频率最高（80%-90%）的一些简单指令； · 指令长度固定，指令格式种类少，寻址方式种类少； · 只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行； （2） CPU配备大量的通用寄存器； （3） 强调指令流水线的优化。 第五章 1． CPU基本功能 (1) 指令控制：程序的顺序控制，称为指令控制。 （控制器： PC、IR、ID） (2) 操作控制：管理并产生每条指令的操作控制信号，并把操作控制信号送往相应的部件， 从而控制这些部件按指令的要求进行动作。 （操作控制器） (3) 时间控制：对各种操作实施时间上的定时，称为时间控制。 （时序产生器） (4) 数据加工：对数据进行算术运算和逻辑运算处理。（运算器：ALU、寄存器组、数据通路）2．控制器的主要职能 （1） 取指令 （2） 分析指令 （3） 执行指令 （4） 控制程序和数据的输入与结果的输出 （5） 对异常情况和某些请求的处理3．CPU中主要寄存器功能 数据缓冲寄存器（DR） 暂存当前访问存储单元或外设端口的内容。 作用： ① 起到CPU和内存、外部设备之间信息传送中转站的作用 ② 缓冲及补偿CPU和内存、外部设备之间在操作速度上的差别 ③ 在单累加器结构的运算器中数据缓冲寄存器还可兼作为操作数寄存器 指令寄存器（IR） 存放当前执行的指令码，供进行指令译码。 程序计数器（PC） 存放CPU将要执行的指令的地址。 工作特点： ① 程序开始执行前，必须往PC中置入程序起始地址； ② 程序顺序执行时，（PC）+1->PC； ③ 执行转移指令时，修改PC内容，置入转移地址。 地址寄存器（AR） 保存当前CPU所要访问的内存单元的地址。 累加寄存器（AC） 暂存ALU运算的结果信息。 状态条件寄存器（PSW）① 保存运行或测试结果产生的各种状态信息 v ② 保存中断和系统工作状态等信息 4．数据通路 各寄存器之间传输信息的通路。5．操作控制器设计方法 （ 1 ）硬布线控制器 组合逻辑 型，采用组合逻辑技术实现； （2）微程序控制器 存储逻辑型，以微程序解释执行机器指令，采用存储逻辑技术实现； 6．指令周期 指取出并执行一条指令的时间。由若干个CPU周期组成。 CPU周期 通常用内存中读取一个指令字的最短时间来规定CPU周期。一个CPU周期包含若干个时钟周期。 时钟周期 是CPU处理操作的最基本单位。 7．微命令 指控制部件通过控作为统一的时间间隔标准，系统中各部件的微操作都由这个统一的时间间隔来同步。 （2）异步控制方式： 系统中没有统一的时间标准，各部件按本身的操作有各自自己的时钟信号，各个微操作的进行是采用应答方式进行的。（3）联合控制方式： 部件内部采用同步控制方式，各部件之间采用异步方式。 9．时序系统 时序系统最基本体制：电位－脉冲制，即脉冲到达之前，电平信号必须要稳定。 微程序控制器时序系统一般由节拍、工作脉冲二级时序所组成。10．控制存储器 存放微指令的只读存储器，位于CPU中。其存储单元的位长取决于微指令 的位长，存储单元数取决于系统所包 含的微指令数。11．微程序控制器 若干微指令有序组成的微程序解释 执行一条机器指令。 微程序控制器组成原理框图： （教科书P175 图5.24）12．微指令设计追求的目标 （1） 有利于缩短微指令字长度； （2） 有利于减小控制存储器的容量； （3） 有利于提高微程序的执行速度； （4） 有利于对微指令的修改； （5） 有利于微程序设计的灵活性。13．微命令编码 （1） 直接表示法 优点： 简单、直观、可直接用语控制速度快。 缺点： 微指令字长，增加控存容量。 （2） 编码表示法 优点： 微指令字短，减小了控存容量。 缺点： 需增加译码电路，执行速度减慢。 （3） 混合表示法 综合考虑14．微地址形成的方法 （1） 计数器方式 （2） 多路转移方式（断定方式）15．硬布线控制器： 优点：执行速度快； 缺点：不灵活，不规整，不易修改，设计复杂 微程序控制器： 优点：规整性、灵活性、可维护性强； 缺点：增加了到控存中读取微指令的

时间，执行速度慢。16．并行处理技术 ·同时性：指两个或两个以上事件在同一时刻发生； ·并发性：指两个或两个以上事件在同一时间间隔内发生。 可有三种形式： ·时间并行：指时间重叠。实现形式即流水线方式； ·空间并行：指资源重复。实现形式主要 为多处理器系统和多计算机系统。 ·时间并行+空间并行：指时间重叠和资源重复的综合应用。例：超标量流水技术。17．流水线中的主要问题 主要存在三种相关冲突，会使流水线发生断流，因此需采取相应的技术对策。 （1）资源相关：指多条指令进入流水线后在 同一机器时钟周期内争用同一个功能 部 件 所 发 生 的 冲 突 。 解 决 方 法 ： ① 延 迟 等 待 ； ② 将指令和数据分别存放在两个存储器中。 （2）数据相关：在一个程序中，存在必须等前一条指令执行完，才能执行后一条指令的情况， 则这两条指令即为数据相关，当多条指令重叠处理时，就会发生冲突。 解决方法：① 采用定向传送技术； ② 编译优化。 （3）控制相关：通常由转移指令引起，而造成断流。 解决方法：① 延迟转移法，由编译程序重排指令序列； ② 转移预测法：由硬件方法来实现，依据指令过去的行为来预测将来的行为，通常设置转移和顺序两个指令

预取队列。 18．RISC的三个基本要素： ① 有限、简单的指令集 ② CPU配备大量的通用寄存器 ③ 强调对指令流水线的优化 第六章 1． 总线 总线是构成计算机系统的互连机构，是多个系统功能部件之间进行数据传送的公共通路。借助

于总线连接，计算机在各系统功能部作，即从方到主方的数据传送； 件之间实现地址、数据和控制信息的写操作，即主方到从方的数据传送； 交换，并在争用资源的基础上进行工（2） 块传送操作： 即猝作。2． 总线特性 物理特性：发式传送，只需给出块的起始地址，描述总线的物理连接方式（电缆式、然后对固定长度的数据一个接一个主板式、背板式）； 功能特性：地读出或写入； （3）写后读、描述总线中每一根线的功能； 电读修改写操作：只给出一次地址，连气特性：定义每一根线上信号的传递续进行操作。前者用于校验；后者用方向、传递方式（单端方式或差分方于多道程序系统中对共享存储资源式等），以及有效电平范围； 时的保护； （4）广播、广集操间特性：定义了总线上各信号的时序作： 广播，即一个主方对多个关系。3． 总线标准化 为了使从方进行写操作； 不同厂家生产的相同功能部件可以广集，即与广播相反的操作。 互换使用，就需要进行系统总线的标第八章 准化工作，总线的标准化有利于系统1．程序查询方式 由CPU查询外设的可扩展性。标准化工作一般由国际的运行状态，直接利用I/O指令控制标准化组织负责进行定义或推荐，从数据的传送过程。程序查询方式是在总线特性上进行规范，标准化总线种程序控制下进行信息传送的，通过查类繁多，例：ISA总线、PCI总线、询状态信息，同步CPU和外设的操Futurebus+总线等。4. 总线带宽 作。 特点： · 接口电路简 性 工 作 。 传 输 以 数 据 块为单

位；（3） 字节多路通道： 为低速和

中速设备服务，分时传送。传输以字节为单位。

10. 外围处理机方式

总线带宽是衡量总线性能的重要指标，定义了总线本身所能达到的最高传输速率（但实际带宽会受到限制），单位： 兆字节每秒（MB/s）。5．接口 接口是连接两个部件的逻辑电路，适配器就是一种典型的接口。计算机接口的主要功能是：实现高速CPU与低速外设之间工作速度上的匹配和同步，并完成计算机与和外设之间的所有数据传送和控制。 接口的作用可归纳为： （1） 实现数据缓冲，使主机与外设在工作速度上达到匹配； （2） 实现数据格式的转换； （3） 提供外设和接口的状态； （4） 实现主机与外设之间的通讯联络控制。6．接口的典型功能 接口通常具有：控制、缓冲、状态、转换、整理、程序中断功能。7．设备编址方法 统一编址： 将I/O设备与内存统一编址，占有同一个地址空间。 以地址区分访问外设或存储器，不需专门的I/O指令。但占有了一部分内存空间。 单独编址： 将I/O设备与内存单独变址，分别占有两个不同的地址空间。 由执行不同的指令区分访问内存或外设，所以需I/O指令。9．并行传送 并行传送每传送一位数据需要一条传输线，一般采用电位传送方式进行数据传送。当采用并行传送方式时，主机与接口、接口与外设之间，都是以一个字或一个字节的各位同时进行处理的方式完成信息传递工作的，即每次传送一个字或一个字节的全部代码。 10．串行传送 串行传送即使用一条传输线，采用脉冲传送方式进行数据传送。串行接口中必须设置具有移位功能的数据缓冲寄存器，以实现数据格式的串-并转换。当采用串行传送方式时，接口与I/O设备之间通过一根数据传输线按位依次传送数据，而接口主机之间仍按照并行的方式实行数据传递。 串行传送的主要优点是只需要一条传输线，这对长距离传输降低成本尤为重要。缺点就是传送速度慢。11．分时传送 分时传送即指总线复用或是共享总线的部件分时使用总线。12. 波特率 波特是信号传输速度的单位，波特率等于每秒内线路状态的改变次数。标准波特率有：1200、2400、4800、9600、19200等，1200波特率即指信号能在1秒钟内改变1200次值。 二进制系统中，信息的最小单位是比特，仅当每个信号元素代表一比特信息时，波特率才等于比特率。13．总线仲裁 当多个主设备同时争用总线控制权时，由总线仲裁部件以优先权或公平策略进行仲裁，授权于其中的一个主设备总线的控制权。 仲裁方式：（1）集中式仲裁方式： ① 链式查询方式； ② 计数器定时查询方式； ③ 独立请求方式； （2）分布式仲裁方式。14．总线定时 总线的一次信息传送过程分为五个阶段：请求总线、总线仲裁、寻址目的地址、信息传送、状态返回。为同步主方、从方的操作，必须制定定时协议。 定时方式：（1）同步定时：事件出现在总线上的时刻由总线时钟信号来确定； （2）异步定时：采用应答方式进行总线传输控制。15．总线数据传送模式 大多支持四类数传模式： （1） 读、写操作： 读操

单； · 主机与设备串行工作，效率低； · 对突发事件不能响应。2．程序中断方式 当外设数据准备完毕时向CPU发出中断请求，CPU响应中断时完成数据的传送过程。外设提交中断请求时，CPU才会响应中断，CPU的其它时间可以处理正常的事务。 ·中断： 计算机在执行正常程序的过程中，出现某些异常事件或某种请求时，处理机暂停执行当前程 序，转而执行更紧急的程序，并在执行结束后，自动恢复执行原先程序的过程。 ·特点： · 硬件结构较查询方式复杂些，服务开销时间较大； · 主程序与设备并行运行，CPU效率较高； · 具有实时响应的能力。3．中断处理过程 中断处理过程为：中断请求→中断源识别判优→中 断响应→中断处理→中断返回 · 中断源： 引起中断事件的来源。 · 判优： 找出优先级最高的中断源给予响应。 · 中断源识别：采用的方法有：① 软件查询法； ② 硬件排队法；

③ 矢量中断。 · CPU响应中断的条件： ① 至少有一个中断源请求中断； ② CPU允许中断； ③ 当前指令执行完。 · 中断响应的工作--由硬件自动完成 ① 关中断； ② 保留断点信息；

③ 转到中断处理程序入口。 · 中断处理--由软件（中断处理程序）完成。4． 中断嵌套 每一个中断源有一个优先权，一般来说，优先权高的中断级可以打断优先权低的中断服务程序，以程序嵌套方式进行工作。 (P280 图8.7)5． DMA方式 DMA方式即直接内存访问方式。由DMA控制器控制，能直接在外设与存储器之间进行数据传送。在数据块传送的起始和终止时需CPU进行干预外，其余时间不受CPU控制。 特点： ·适用于高速数据块传送； ·完全由硬件控制传送，线路较复杂。6． DMA传送方式 解决与CPU共享主存的矛盾。 （P287 图8.11） （1） 停止CPU访问内存。 CPU效率低； （2） 周期挪用。 适用于外设读取周期大于内存存取周期； （3） DMA与CPU交替访问。 适用于CPU工作周期比内存存取周期长得多的情况。7． DMA控制器 DMA控制器即采用DMA方式的外设与系统总线之间的接口电路。 种类：① 选择型DMAC：在物理上可连接多个设备，而在逻辑上只允许连接一个设备。 不适用于慢 速 设 备 。 ② 多路型DMAC ：适用于同时为多个慢速外设 服务。即在物理上可连接多个设备， 在逻 辑上也允许这些设备同时工作。 各设备以字节交叉方式通过DMAC进行数据传送。8． 通道方式 CPU将部分权力下放给通道，由通道实现对外设的统一管理，并负责外设与内存间的数据传送。 特点： · CPU效率更高； · 硬件开销更大。9． 通道类型（ 1） 选择通道： 高速通道，物理上连接多个设备，但不能同时工作。传输以数据块为单

位；（2） 数组多路通道： 只有一个设备能进行传输性工作，其余为控制

本文来源：https://www.bwwdw.com/article/f8cp.html