计算机组成原理练习题

《计算机组成原理》课后练习题

第一章 计算机系统概论

1、从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（ ）计算机。

A 并行 B 冯·诺依曼 C 智能 D 串行 2、 冯·诺依曼机工作的基本方式的特点是（ ）。

A 多指令流单数据流 B 按地址访问并顺序执行指令 C 堆栈操作 D 存贮器按内容选择地址

3、在下面描述的汇编语言基本概念中，正确的表述是（ ）。

A 对程序员的训练要求来说，需要硬件知识 B 汇编语言对机器的依赖性高

C 用汇编语言编写程序的难度比高级语言小

D 汇编语言编写的程序执行速度比高级语言慢 A 符号语言 B 机器语言

C 机器语言与汇编语言

D 汇编语言

A 任何可以由软件实现的操作也可以用硬件来实现 B 直接面向高级语言的机器目前已经实现

C 固件就功能而言类似于软件，而从形态上来说又类似于硬件

D 在计算机系统的层次结构中，微程序属于硬件级，其他四级都是软件级 6、 计算机系统的层次结构从下至上可分为五级，即微程序设计级或逻辑电路级、一般机器级、操作系统级、（ ）级、（ ）级。

7、 取指周期中从内存读出的信息流称为（ ）流、执行周期中从内存读出的信息流称为（ ）流。 5、下面说法不正确的是（ ）。

4、计算机硬件能直接执行的语言有（ ）。

《计算机组成原理》课后练习题

第二章 运算器

1、 某机字长32位，其中1位表示符号位。若用定点整数表示，则最小负整数

为（ ）。

A -(231-1) B -(230-1) C -(231+1) D -(230+1) 2、 以下有关运算器的描述，（ ）是正确的。 A 只做加法运算 B 只做算术运算 C 算术运算与逻辑运算 D 只做逻辑运算

3 、在定点二进制运算器中，减法运算一般通过（ ）来实现。

A 原码运算的二进制减法器 B 补码运算的二进制减法器 C 原码运算的十进制加法器 D 补码运算的二进制加法器 4、下列数中最小的数是（ ）。

A （101001）2 B （52）8 C （101001）BCD D （233）16 5、计算机系统中采用补码运算是为了（ ）。

A 与手工运算方式保持一致 B 提高运算速度 C 简化计算机的设计 D 提高运算的精度

6、32位浮点数格式中，符号位为1位，阶码为8位，尾数为23位，则它能表示的最大规格化正数为（ ）。

A +(2-2-23)×2＋１２７ B +(１-2-23)×2＋１２７ C +(2-2-23)×2＋２５５ D 2＋１２７-2-23

7、在机器数中， 的零的表示形式是唯一的。

A 原码 B 补码 C 反码 D 原码和反码

8、请从下面浮点运算器中的描述中选出两个描述正确的句子（ ）。

A 浮点运算器可用两个松散连接的定点运算部件—阶码和尾数部件实现。 B 阶码部件可实现加，减，乘，除四种运算。 C 阶码部件只进行阶码相加，相减和比较操作。

D 尾数部件只进行乘法和除法运算。

9、字符信息是符号数据，属于处理（ ）领域的问题，国际上采用的字符系统是七单位的（ ）码。

10、按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（ e ）加上一个固定的偏移值（ 127 ）。

11、定点32位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围是（ ）。

12、IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（ ）。

13、浮点加、减法运算的步骤是（ ）、（ ）、（ ）、（ ）、（ ）。

14 、数的真值变成机器码可采用原码表示法，反码表示法，（ ）表示法，（ ）表示法。

15、十进制数在计算机内有两种表示形式：（ ）形式和（ ）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。 16、一个定点数由符号位和数值域两部分组成。按小数点位置不同，定点数有（ ）和（ ）两种表示方法。

17、直接使用西文键盘输入汉字，进行处理，并显示打印汉字，要解决汉字的（ ）、（ ）和（ ）三种不同用途的编码。

18、设x=-15，y=+13，数据用补码表示，用带求补器的阵列乘法器求出乘积x×y，并用十进制数乘法进行验证。 19、已知x=-0.01111，y=+0.11001,求： ① [x]补，[-x]补，[y]补，[-y]补； ② x+y,x-y,判断加减运算是否溢出。

20、有两个浮点数N1=2j1×S1,N2=2j2×S2，其中阶码用4位移码、尾数用8位原码表示（含1位符号位）。设j1=(11)2,S1=(+0.0110011)2,j2=(-10)2,S2=(+0.1101101)2，求N1+N2，写出运算步骤及结果。

《计算机组成原理》课后练习题

第三章+第七章 存储系统

1、 EEPROM是指（ ）。

A 读写存储器 B 只读存储器

C 闪速存储器 D 电擦除可编程只读存储器

2、常用的虚拟存储系统由（ ）两级存储器组成，其中辅存是大容量的磁表面存储器。

A cache-主存 B 主存-辅存 C cache-辅存 D 通用寄存器-cache

3、某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围是（ ）。

A 0—64MB B 0—32MB C 0—32M D 0—64M A 解决CPU和主存之间的速度匹配问题 B 扩大主存贮器容量

C 扩大CPU中通用寄存器的数量

D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量 5、虚拟存储技术主要解决存储器的（ ）问题。

A 速度 B 扩大存储容量 C 成本 D 前三者兼顾

6、某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线的数目是（ ）。

A 8，512 B 512，8 C 18，8 D 19，8

7、交叉存储器实质上是一种多模块存储器，它用（ ）方式执行多个独立的读写操作。

A 流水 B 资源重复 C 顺序 D 资源共享

8、假设某计算机的存储系统由cache和主存组成，某程序执行过程中访存2000次，其中访问cache缺失（未命中）100次，则cache的命中率为（ ）。 A 5%

B 95% C 50% D 9.5%

9、某机字长32位，存储容量1MB，若按字编址，它的寻址范围是（ ）。 A 0—1M B 0—512KB C 0—56K D 0—256KB

10、直接映射cache的主要优点是实现简单。这种方式的主要缺点是（ ）。

A 它比其他cache映射方式价格更贵

4、主存贮器和CPU之间增加cache的目的是（ ）。

B 如果使用中的2个或多个块映射到cache同一行，命中率则下降

C 它的存取时间大于其它cache映射方式 D cache中的块数随着主存容量增大而线性增加

11、某计算机的cache共有16行，采用2路组相联映射方式（即每组2行）。每个主存块大小为32字节，按字节编址。主存135号单元所在主存块应装入到的cache组号是（ ）

A 2 B 0 C 4 D 6

12、某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有E和R/W#，该芯片的管脚引出线数目是（ ）。 A 20 B 28 C 30 D 32

13、双端口存储器所以能进行高速读/写操作，是因为采用（ ）。

A 高速芯片 B 新型器件

C 流水技术 D 两套相互独立的读写电路

14、下面陈述中，不属于虚存机制要解决的问题项是（ ）。

A 调度问题 B 地址映射问题

C 替换与更新问题 D 扩大物理主存的存储容量和字长 15、下面因素中，与cache的命中率无关的是（ ）。

A 主存的存取时间 B 块的大小 C cache的组织方式 D cache的容量

16、双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（ ）并行技术，后者采用（ ）并行技术。

17、广泛使用的（ ）和（ ）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。

18、反映主存速度指标的三个术语是存取时间、（ ）和（ ）。 19、某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（ ）条。

20、一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（ ）位，其中主存字块标记应为（ ）位，组地址应为（ ）位，Cache地址共（ ）位。

21、对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多级存储体系结构，即（ ）、（ ）、（ ）。

22、高级的DRAM芯片增强了基本DRAM的功能，存取周期缩短至20ns以下。举出三种高级DRAM芯片，它们是（ ）、（ ）、（ ）。 23、主存储器的技术指标有（ ），（ ），（ ），（ ）。 24、存储系统中加入chche存储器的目的是什么？有哪些地址映射方式，各自的

9、为确定下一条微指令的地址，通常采用断定方式，其基本思想是（ ）。 A 用程序计数器PC来产生后继微指令地址 B 用微程序计数器μPC来产生后继微指令地址

C 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址

D 通过指令中指定一个专门字段来控制产生后继微指令地址 10、微程序控制器中，机器指令与微指令的关系是（ ）。 A 每一条机器指令由一条微指令来执行

B 每一条机器指令由一段用微指令编成的微程序来解释执行 C 一段机器指令组成的程序可由一条微指令来执行 D 一条微指令由若干条机器指令组成 11、CPU中跟踪指令后继地址的寄存器是（ ）。

A 地址寄存器 B 程序计数器 C 指令寄存器 D 通用寄存器 12、某寄存器中的数值为指令码，只有CPU的（ ）才能识别它。 A 指令译码器 B 判断程序 C 微指令 D 时序信号 13、下列表述中，微指令结构设计不追求的是（ ）。

A 提高微程序的执行速度 B 提高微程序设计的灵活性

C 缩短微指令的长度 D 增大控制存储器的容量

14、CPU从内存取出一条指令并执行该指令的时间称为（ ），它常用若干个（ ）来表示。

15、CPU中保存当前正在执行的指令的寄存器是（ ），指示下一条指令地址的寄存器是（ ），保存算术逻辑运算结果的寄存器是（ ）和（ ）。 16、CPU中有哪几类主要寄存器，用一句话回答其功能。

17、指令和数据都用二进制代码存放在内存中，从时空观角度回答CPU如何区分读出的代码是指令还是数据。

18、指令流水线有取指（IF）、译码（ID）、执行（EX）、写回寄存器堆（WB）四个过程段，共有12条指令连续输入此流水线。要求： ① 画出流水处理的时空图，假设时钟周期100ns。

② 求流水线的实际吞吐率（单位时间里执行完毕的指令数）。

② 求流水CPU的加速比。

19、判断以下三组指令中各存在哪种类型的数据相关？ ⑴I1 LDA R1,A ;M(A)→R1,M(A)是存储器单元 I2 ADD R2,R1 ;(R2)+(R1)→R2

⑵I3 ADD R3,R4 ;(R3)+(R4)→R3 I4 MUL R4,R5 ;(R4)×(R5)→R4

⑶I5 LDA R6,B ;M(B)→R6,M(B)是存储器单元 I6 MUL R6,R7 ;(R6)×(R7)→R6

20、某计算机有下图所示的功能部件，其中M为主存，指令和数据均存放在其中，MDR为主存数据寄存器，MAR为主存地址寄存器，R0～R3为通用寄存器，IR为指令寄存器，PC为程序计数器（具有自动加1功能），C、D为暂存寄存器，ALU为算术逻辑单元，移位器可左移、右移、直通传送。

⑴ 将所有功能部件连接起来，组成完整的数据通路，并用单向或双向箭头表示信息传送方向。

⑵ 画出“ADD R1，（R2）”指令周期流程图。该指令的含义是将R1中的数与（R2）指示的主存单元中的数相加，相加的结果直通传送至R1中。

⑶ 若另外增加一个指令存贮器，修改数据通路，画出⑵的指令周期流程图。

21、某机器单字长指令为32位，共有40条指令，通用寄存器有128个，主存最大寻址空间为64M。寻址方式有立即寻址、直接寻址、寄存器寻址、寄存器间接寻址、基值寻址、相对寻址六种。请设计指令格式，并做必要说明。 22、如果一条指令的执行过程分为取指令、指令译码、指令执行三个子过程，每个子过程时间都为100ns。

⑴ 请分别画出指令顺序执行和流水执行方式的时空图。 ⑵ 计算两种情况下执行n=1000条指令所需的时间。 ⑶ 流水方式比顺序方式执行指令的速度提高了几倍？

23、CPU的数据通路如图1所示。运算器中R0～R3为通用寄存器，DR为数据缓冲寄存器，PSW为状态字寄存器。D-cache为数据存储器，I-cache为指令存储器，PC为程序计数器（具有加1功能），IR为指令寄存器。单线箭头信号均为微操作控制信号（电位或脉冲），如LR0表示读出R0寄存器，SR0表示写入R0寄存器。

机器指令“LDA(R3),R0”实现的功能是：以（R3）的内容为数存单元地址，读出数存该单元中数据至通用寄存器R0中。请画出该取数指令周期流程图，并在CPU周期框外写出所需的微操作控制信号。（一个CPU周期有T1～T4四个时钟信号，寄存器打入信号必须注明时钟序号）

24、CPU的数据通路也如上图1所示。运算器中R0～R3为通用寄存器，DR为数据缓冲寄存器，PSW为状态字寄存器。D-cache为数据存储器，I-cache为指令存储器，PC为程序计数器（具有加1功能），IR为指令寄存器。单线箭头信号

均为微操作控制信号（电位或脉冲），如LR0表示读出R0寄存器，SR0表示写入R0寄存器。

机器指令“STO R1,(R2)”实现的功能是：将寄存器R1中的数据写入到以（R2）为地址的数存单元中。请画出该存数指令周期流程图，并在CPU周期框外写出所需的微操作控制信号。（一个CPU周期含T1～T4四个时钟信号，寄存器打入信号必须注明时钟序号）

25、CPU的数据通路如上图1所示。运算器中R0～R3为通用寄存器，DR为数据缓冲寄存器，PSW为状态字寄存器。D-cache为数据存储器，I-cache为指令存储器，PC为程序计数器（具有加1功能），IR为指令寄存器。单线箭头信号均为微操作控制信号（电位或脉冲），如LR0表示读出R0寄存器，SR0表示写入R0寄存器。

机器指令“JMP （R3）”实现的功能是：将寄存器（R3）的内容2008送到程序计数器PC，下一条指令将从指存2008号单元读出执行。JMP是无条件转移指令。画出JMP指令周期流程图，并在CPU周期外标出所需的微操作控制信号。（一个CPU周期含T1～T4四个时钟信号，打入寄存器信号必须注明时钟序号）

26、图2所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数

器（具有自增功能），M为主存（受R/W#信号控制），AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中yi表示y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。

① “ADD R2,R0”指令完成(R0)+(R2)→R0的功能操作，画出其指令周期流程图，假设该指令的地址已放入PC中。并在流程图每一个CPU周期右边列出相应的微操作控制信号序列。

② 若将（取指周期）缩短为一个CPU周期，请先画出修改数据通路，然后

画出指令周期流程图。

27、上图2所示为双总线结构的机器，IR为指令寄存器，PC为程序计数器（具有加1功能），M为主存（受R/W#读写信号控制），AR为主存地址寄存器，DR为数据缓冲寄存器，ALU内+-控制信号决定完成何种操作信号，控制信号G控制的一个门电路。所有箭头线上的小圈表示控制信号的输入/输出点。例如R1i表示寄存器R1的输入，R1O表示寄存器R1的输出。未标信号的线表示直通，不受控制。

① “ADD R2,R0”指令完成(R0)+(R2)→R0的功能操作。画出指令周期流程图。 ② 若将主存M分成数存和指存两个存储器，通用寄存器R0～R3的输出直接连到x或y暂存器。请修改数据通路，画出“ADD R2，R0”指令的指令周期流程图。

③ 执行同一个ADD指令，第②种情况下机器速度提高多少倍？

本文来源：https://www.bwwdw.com/article/f0ra.html