MAX9491芯片手册

工厂可编程、单通道PLL时钟发生器

1.概述

MAX9491是多时钟发生器，非常适合通信应用。该器件提供工厂编程PLL输出，可调节到4MHz至200MHz之间的任意频率。MAX9491使用一次性可编程(OTP) ROM设置PLL输出。MAX9491还具有一个集成的压控晶体振荡器(VCXO)，由DC电压对其进行调节。VCXO输出用作PLL输入，VCXO具有±200ppm (典型值)的调谐范围。MAX9491的OTP按照客户要求在工厂进行预先设置。请联系工厂，申请特定频率的样品。

器件工作在3.3V电源，工作温度范围-40°C至+85°C。MAX9491提供14引脚TSSOP和20引脚TQFN (5mm x 5mm)封装。

2.关键特性

?5MHz至35MHz晶体参考时钟 ?5MHz至50MHz驱动器参考时钟 ?N分频PLL，带有缓冲输出

?4MHz至200MHz输出频率范围

?197MHz时具有低RMS抖动的PLL (< 13ps) ?±200ppm调谐范围的集成VCXO ?14引脚TSSOP和20引脚TQFN封装 ?+3.3V供电

?-40°C至+85°C温度范围

3.工作指标

3.1绝对最大额定值

VDD到GND...........................................................-0.3V至+4.0 V VDDA到AGND......................................................-0.3V至+4.0 V 所有其他引脚GND..................................-0.3V到V DD +0.3V 短路持续时间

（LVCMOS输出）.............................................连续 ±2kV的ESD保护（人体模型）.................................. 连续功率耗散（TA= +70°C）

20引脚TQFN（减免21.3mW/°C以上+70°C）....2758mW

14引脚TSSOP封装（减免9.1mW/°C以上+70°C）......796.8mW 存储温度范围.............................-65°C至+150°C 最大结温.....................................+150°C

工作温度范围........................... -40°C至+85°C 铅温度（焊接，10s）.................................+300°C

强调超越所列“绝对最大额定值”，可能会造成永久性损坏设备。这些应力评级只有和功能操作超出规范的业务部门人士表示，在这些设备或任何其他条件是不是暗示。暴露于绝对最大额定条件下长时间可能会影响器件的可靠性。

3.2DC电气特性

（V DD= VDDA=+3.0 V至+3.6 V和TA= -40°C至+85°C.典型值在V DD= VDDA=3.3V，TA= +25°

C，除非另有说明。） （注1）

3.3AC电气特性

（V DD= VDDA=+3.0 V至+3.6 V，CL=10PF和TA= -40°C至+85°C典型值是在V DD= VDDA=3.3V，TA=+25°C，除非另有说明。）（注2）

注1：所有参数都在TA= +25°C测试随着温度的规格保证设计和特性。 注2：保证设计和特性;限额定于±6西格玛。

3.4典型工作特性曲线

（V DD= VDDA=+3.3 V，TA=+25°C，F IN=13MHz的时钟，CL=10PF，27MHz时，除非另有说明。）

4.芯片结构 4.1引脚配置

引脚说明

引脚 TQFN 1 2 3 4,10,11 5 6-9,14,19,20 12,13,16 15 17 18 EP TSSOP 5 - - 6,9,11 7 2,3,8,10 4,12 13 14 1 - X2 X1 EP TUNE VDDA AGND GND CLK_OUT I.C. VDD VCXO调整电压输入。如果使用一个参考时钟输入或VCXO是不可用的，TUNE连接到VDD。 模拟电源。与0.1μF电容旁路至GND。 模拟地 地 输出时钟。内部拉低 内部连接。悬空不影响正常运作 电源供应器。与0.1μF电容旁路至GND。 有源低掉电输入。拉高正常运行。驱动PD低使得MAX9491在掉电模式。内部拉低。 晶振连接2。如果使用一个参考时钟则悬空。 晶振连接1或参考时钟输入 裸露焊盘（只有TQFN）。EP连接到GND或悬空 名称 功能

4.2封装形式

TSSOP4.40mm.EPS

QFN THIN.EPS

5.详细说明

MAX9491具有一个可编程的分数N分频PLL，因此可以产生4MHz至200MHz的频率之间。该器件提供了一个缓冲的PLL时钟输出。该晶体的输入频率可以是5MHz和35MHz时，5MHz的和50MHz的时钟输入端之间的间。内部VCXO具有±200ppm的微调范围。

5.1掉电

在掉电模式下，驾驶PD MAX9491低的地方。 PD然后设置CLK_OUT高阻抗，并关闭PLL。 CLK_OUT有一个80kΩ的（典型值）的内部下拉电阻。

5.2压控晶体振荡器（VCXO）

MAX9491的内部VCXO产生一个参考时钟的PLL用来产生CLK_OUT。该振荡器使用的晶体为基的频率参考，并具有微调整在±200ppm的范围内的一个电压控制的调谐输入。的调谐电压，VTune分析器，可以从0到3V，如在图1中示出。该晶体应该是AT切割，其基本模式振荡±30PPM。晶体并联电容应小于10pF，包括电路板寄生电容。要实现高达±200ppm的牵引能力，确保晶体负载电容小于14pF。 VCXO是一个自由运行的振荡器。内部POR信号开始振荡，并可以被禁用的PD。 VCXO不使用时，连接到VDD TUNE。

6.应用信息

6.1使用输入时钟作为参考

作为参考，当输入时钟输入时钟连接到X1，X2悬空离开，并连接到VDD的TUNE。

6.2晶振选择

当使用晶体与MAX9491的内部振荡器，晶体连接到X1和X2。选择AT切晶体，其基本模式振荡±30PPM，负载电容小于14pF。要实现大的VCXO的调谐范围，选择晶体动态电容大于7FF6pF或更少在X1和X2地面的并联电容器和连接。当用作振荡器VCXO的，选择这两个并联电容器约13PF。可以通过实验来确定用于实现最小频率偏移的最佳的并联电容器。

图1。VCXO调谐范围为27MHz晶体

图2。PLL建立时间

6.3电路板布局的考虑和旁路

MAX9491是高频振荡器，需要适当的布局，以确保稳定。为了获得最佳性能，可将元件尽可能靠近设备。

Digital或AC GND暂态信号可以创建噪音在时钟输出。返回GND以最优质的地面可用。一个0.1μF电容旁路每个VDD和V DDA，置于尽可能接近的设备。仔细的PC板的接地布局最大限度地减少输出和数字输入之间的串扰。

6.4典型工作电路

图3 典型应用电路原理图

图4 典型应用电路PCB图

6.5应用/使用 ?数据网络系统 ?家庭娱乐中心 ?SOHO ?电信

本文来源：https://www.bwwdw.com/article/ey3a.html