基于Cadence平台三输入或非门的设计

更新时间:2023-12-08 04:01:01 阅读量: 教育文库 文档下载

说明:文章内容仅供预览,部分内容可能不全。下载后的文档,内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的,是否完整无缺。

BY:浪底飞沙 QQ:970097556 2011.01.10

基于Cadence平台三输入或非门的设计

设计目的:

1、熟悉candence软件,并掌握其各种工具的使用方法。

2、用cadence设计一个三输入或非门,并画出仿真电路、版图、并验证其特性。

一、设计背景

1.cadence简介:

Cadence公司的电子设计自动化(Electronic Design Automation)产品涵盖了电子设计的整个流程,包括系统级设计,功能验证,IC综合及布局布线,模拟、混合信号及射频IC设计,全定制 集成电路设计,IC物理验证,PCB设计和硬件仿真建模等。本次设计是基于cadence工具的三输入或非门的电路和版图设计。

2.三输入或非门:

a.逻辑表达式:

b.逻辑符号:

Y?A?B?C

c.真值表:

A 0 1 0 0 1 1 1 0 B 0 0 1 0 1 0 1 1 C 0 0 0 1 0 1 1 1 Y 1 0 0 0 0 0 0 0 - 1 - 情缘阁:http://970097556.qzone.qq.com

BY:浪底飞沙 QQ:970097556 2011.01.10

二、三输入或非门电路设计和逻辑仿真

进入红帽4系统,打开终端输入cd Artist446进入Artist446目录,输入icms &命令运行Cadence软件。

在打开的CIW的窗口选择tools → Library Manager建立一个新的库文件myLib,在创建一个新的cellview

元件表格: Library Name analogLib analogLib analogLib analogLib analogLib analogLib analogLib analogLib analogLib analogLib

Cell Name Properties/Comments pmos4 nmos4 vpulse vpulse vpulse vdc res cap gnd vdd For Mo,M1,M2:ModelName=trpmos, l=6u,w=12u For M3,M4,M5:ModelName=trpmos,l=2u,w=6u For V0:pulse width=4u,period=8u For V1:pulse width=2u,period=4u For V2:pulse width=1u,period=2u。 For V3:voltage=5V For Ro:Resistance=1k For C0:Capcitance=1p 1、在schematic窗口中选择Tools → Analog Evironment,打开模拟窗口

- 2 - 情缘阁:http://970097556.qzone.qq.com

BY:浪底飞沙 QQ:970097556 2011.01.10

1、 setup → simulator /directory/host…,在弹出窗口中确认simulator项是spectre.单击ok。

2、 setup → Model Library setup,做如下输入,然后add。

3、 选择Analyses → Choose,在坦诚的窗口中吧stop time设为50u 4、 选择outputs → save all.

5、 选择outputs → to be plotted → select on schematic,然后在schematic窗口中依次选择A、B、C、Y为输入和输出,选择之后按ESC。 6、 选择完毕后窗口如下图所示

- 3 -

情缘阁:http://970097556.qzone.qq.com

BY:浪底飞沙 QQ:970097556 2011.01.10

7、选择Simulation → Netlist → Create 8、选择Simulation → Run

三、版图设计:

登录Linux系统,启动终端,cd Layout进入版图目录,然后以layoutPlus &运行版图设计软件,进行版图设计。

一、nmos版图设计

设计规则(允许的最小尺寸)

- 4 -

情缘阁:http://970097556.qzone.qq.com

BY:浪底飞沙 QQ:970097556 2011.01.10

1. ndiff overlap of contact 0.9u 2. contact minimum width 0.6u 3. contact spacing 0.6u

4. contact to gate spacing 0.6u 5. poly extension 0.6u

6. metal overlap of contact 0.4u

[1]、在CIW窗口中,选择File → Open (若无nmos Cell, 则建立 New),打开nmos版图设计窗口,参数如下:

Library Name design Cell Name nmos View Name layout OK

[2]、画poly:在LSW窗口中选择poly dg为当前层,Create → Path 画出nmos的门极,按回车或双击鼠标完成绘制。 [3]、画ndiff:在LSW中选择ndiff dg为当前层,Create → Rectangle 画一矩形。Edit → Move 移动ndiff层,把它放在合适的位置。 [4]、画nmos器件源、漏极的外连接contact:

metal1 dg为当前层,在源、漏极画尺寸为1.4um*2.6um的矩形;

contact dg为当前层,在源、漏极各画两个尺寸为0.6um*0.6um的contact。 [5]、选择Window → Create Ruler,并配合Stretch命令调整版图。 [6]、Save存盘,关闭nmos版图窗口。

- 5 -

情缘阁:http://970097556.qzone.qq.com

本文来源:https://www.bwwdw.com/article/eu6t.html

Top