Cadence cdsSPICE的使用说明

Cadence cdsSPICE使用说明

第一章． Cadence cdsSPICE的使用说明

Cadence cdsSPICE 也是众多使用SPICE内核的电路模拟软件之一。因此他在使用上会有部分同我们平时所用到的PSPICE相同。这里我将侧重讲一下它的一些特殊用法。 § 1－1 进入Cadence软件包

一．在工作站上使用

在命令行中（提示符后，如：ZUEDA22>）键入以下命令 icfb&↙(回车键)，其中& 表示后台工作。Icfb调出Cadence软件。 出现的主窗口如图1-1-1所示：

图 1-1-1Candence主窗口

二．在PC机上使用

1）将PC机的颜色属性改为256色（这一步必须）；

2）打开Exceed软件，一般选用xstart软件，以下是使用步骤：

start method选择REXEC（TCP-IP） ,Programm选择Xwindow。Host选择10.13.71.32 或10.13.71.33。host type选择sun。并点击后面的按钮，在弹出菜单中选择command tool。

确认选择完毕后，点击run！

3）在提示符ZDASIC22> 下键入:setenv DISPLAY 本机ip:0.0(回车) 4）在命令行中（提示符后，如：ZUEDA22>）键入以下命令 icfb&↙(回车键)

即进入cadence中。出现的主窗口如图1-1-1所示。

以上是使用xstart登陆cadance的方法。在使用其他软件登陆cadance时，可能在登录前要修改文件.cshrc，方法如下：

在提示符下输入如下命令：vi .cshrc↙ （进入全屏幕编辑程序vi）

将光标移至setevn DISPLAY ZDASIC22:0.0 处，将“ZDASIC22”改为PC机的IP，其它不变（重新回到服务器上运行时，还需按原样改回）。改完后存盘退出。

然后输入如下命令： source .cshrc↙ （重新载入该文件） 以下介绍一下全屏幕编辑程序vi的一些使用方法：

vi使用了两种状态，一是指令态（Command Mode），另一是插入态（Insert Mode）。当vi处于指令态时，打入的内容会视作指令来解释；而当vi处于插入态时，就可以打入正文（text）文件；大多数vi指令是单字符的。由插入态改变为指令态，按〈Esc〉键；而由命令态转为插入态，则可以使用下面的插入令，直接打入，无需再按〈Return〉键。在vi的指令态下，用h，j，k，l键移动光标，具体如下： h——光标左移一个字符； j——光标向下一行； k——光标向上一行； l——光标右移一个字符；

以下是一些基本插入命令（须用到的）的用法：

第 1 页 共 97页

Cadence cdsSPICE使用说明

i——在光标处插入正文； x——删除光标处的字符； :wq——存盘退出；

要记著一点，在插入态处，不能打入指令，必需先按〈Esc〉键，返回指令态。假若户不知 身处何态，也可以按〈Esc〉键，不管处于何态，都会返回指令态其它的一些命令请读者自己参阅有关的书籍。

§ 1－2 建立可进行SPICE模拟的单元文件

主窗口分为信息窗口CIW、命令行以及主菜单。信息窗口会给出一些系统信息（如出错信息，程序运行情况等）。在命令行中可以输入某些命令。如我们调用Cadence的命令icfb和一些其它命令，比较重要的有调出帮助文件的openbook&等。

一．File菜单

在File菜单下，主要的菜单项有New、Open、Exit等。在具体解释之前我们不妨先理顺一下以下几个关系。library(库)的地位相当于文件夹，它用来存放一整个设计的所有数据，像一些子单元（cell）以及子单元（cell）中的多种视图（view）。Cell（单元）可以是一个简单的单元，像一个与非门，也可以是比较复杂的单元（由symbol搭建而成）。View则包含多种类型，常用的有schamatic，symbol，layout，extracted，ivpcell等等，他们各自代表什么意思以后将会一一提到。

New菜单项的子菜单下有Library、Cellview两项。Library项打开New Library窗口，Cellview项打开Create New File窗口，如图1-2-1和1-2-2所示。

图1-2-1 New Library 窗口

图1-2-2 Create New File 窗口

第 2 页 共 97页

Cadence cdsSPICE使用说明

1） 建立库(library):窗口分Library和Technology File 两部分。Library部分有Name和Directory两项，分别输入要建立的Library的名称和路径。如果只建立进行SPICE模拟的线路图，Technology部分选择 Don’t need a techfile 选项。如果在库中要创立掩模版或其它的物理数据（即要建立除了schematic外的一些view），则须选择Compile a new techfile(建立新的techfile)或Attach to an existing techfile(使用原有的techfile)。

2） 建立单元文件(cell)：在Library Name 中选择存放新文件的库，在Cell Name中输入名称，然后在Tool选项中选择Composer-Schematic工具(进行SPICE模拟)，在View Name中就会自动填上相应的View Name——schematic。当然在Tool工具中还有很多别的工具，常用的象Composer－symbol、virtuoso－layout等，分别建立的是symbol、layout的视图（view）。在Library path file中，是系统自建的library path file文件的路径及名称(保存相关库的名称及路径)。

Open菜单项打开相应的Open File窗口，如图1-2-3所示。

在Library Name中选择库名，在Cell Names中选择需要打开的单元名。Mode项可以选择打开方式——可编辑状态或者只读状态。

图 1-2-3 Open File窗口

Exit项退出Cadence软件包。

二．Tools菜单

在Tools菜单下，主要的菜单项有Library Manager、Library Path Editor等。

Library Manager项打开的是库管理器（Library Manager）窗口，如图1-2-4所示。

第 3 页 共 97页

Cadence cdsSPICE使用说明

图 1-2-4 Library Manager窗口

在窗口的各部分中，分别显示的是Library、Category、Cell、View相应的内容。双击需要打开的view名（或同时按住鼠标左右键从弹出菜单中选择Open项）即可以打开相应的文件。同样在library manager中也可以建立library和cell。具体方法是点击file，在下拉菜单中选择library或cell即可。

Library Path Editor项打开的是Library Path Editor窗口，如图1-2-5 所示。

从File菜单中选择Add Library项，填入相应的库名和路径名，即可包括入相应的库。

图 1-2-5 Library Path Editor窗口

三．Technology File菜单

这个菜单中的最后一项Edit Layers 可以使用在版图编辑中，用来修改原始图层的一些属性。

第 4 页 共 97页

Cadence cdsSPICE使用说明

§ 1－3 编辑可进行SPICE模拟的单元文件

选择主窗口的File→Open→Open file，打开相应的文件，即进入了Composer-Schematic

Editing窗口，如图1-3-1所示。窗口左边的按钮分别(从上到下)为Check and Save（检查并存盘）、Save（存盘）、Zoom out by 2（放大两倍）、Zoom in by 2（缩小两倍）、Stretch（延伸）、Copy（拷贝）、Delete（删除）、Undo（取消）、Property（属性）、Component（加元件）、Wire(Narrow)（画细线） 、Wire(Wide)（画粗线） 、Pin（管脚）、Cmd options、Repeat（重复），这些分别可以在菜单中找到相应的菜单项。

图 1-3-1 Composer-Schematic Editing窗口

选择Add/Component菜单，打开相应添加元件的窗口，如图1-3-2所示。点击Browse，会弹出library manager窗口，一些常用的元器件都在Analoglib库中。 View Name一般选择symbol，instance Names不用自己填，系统会自己加上去 。添加完元件后需设定元件的模型名称（如果必须的话）以及一些参数的值，特别是mos管和三极管，一定要填model name，

图 1-3-2 添加元件窗口 否则在模拟时会出错（我们一般使用华晶的元件model）。填好后，就可以将元件添加到Editing的编辑窗口中去了。其它的一些连线、移动、删除、复制的操作和一般的EDA工具差不多，这儿就不一一再说了。还有一点要提到的是，对于交叉相连的两条线，系统会有警

第 5 页 共 97页

Cadence cdsSPICE使用说明

告，可对连线稍作修改去除这个警告。

注：

以下是一些常用的快捷键：

i——添加元件，即打开添加元件的窗口； [——缩小两倍； ]——扩大两倍； w——连线（细线）； f——全图显示；

p——查看元件属性。

从一种状态转为另一种状态，按escape，或直接点击图标或使用快捷键。

为了使电路图更加明了，一般在电路的输入输出部分加上pin脚。这在后面的例子中将会提到。

§ 1－4 模拟的设置(重点)

Composer-schamatic界面中的Tools→Analog Artist项可以打开Analog Artist Simulation

图 1-4-1 Analog Artist Simulation窗口

窗口，如图1-4-1 所示。这是模拟时用到的主要工具，接下去主要介绍一下有关的内容。

一． Session菜单

包括Schematic Window、Save State、Load State、Options、Reset、Quit等菜单项。Schematic window项回到电路图；Save State项打开相应的窗口，保存当前所设定的模拟所用到的各种

第 6 页 共 97页

Cadence cdsSPICE使用说明

图1-4-2 Save State 窗口

参数。如图1-4-2所示。窗口中的两项分别为状态名和选择需保存的内容。 Load State打开相应的窗口，加载已经保存的状态。

Reset重置analog artist。相当于重新打开一个模拟窗口。 二．Setup菜单

包括Design、Simulator/directory/host、Temperature、Model Path等菜单项： Design项选择所要模拟的线路图。

Simulator/directory/host项选择模拟使用的模型，系统提供的选项有cdsSpice、hspiceS、spectreS等等。我们一般用到的是cdsSpice和spectreS。其中采用spectreS进行的模拟更加精确。下面我们只以这两种工具为例说明。

Temperature 打开如图1-4-3的窗口，可以设置模拟时的温度。 图 1-4-3 温度设置窗口

Model Path打开如图1-4-4的窗口，设置元件模型的路径。系统会自动在所设定的路径下寻找器件model name对应的model模型。

图1-4-4 模型路径设置窗口

三．Analyses菜单

选择模拟类型。在cdsSpice下有ac、dc、tran、noise四个选项，分别对应的是交流分析、直流分析、瞬态分析和噪声分析。我们知道：交流分析是分析电流（电压）和频率之间的关系，因此在参数范围选择时是选择频率。直流分析是分析电流（电压）和电流（电压）间的关系。Tran分析是分析参量值随时间变化的曲线。他们分别的窗口如下图所示。其设置很直观，这里就不在赘述。

第 7 页 共 97页

Cadence cdsSPICE使用说明

图 1-4-5 瞬态分析设置

图1-4-6 交流分析设置

图1-4-7 直流分析设置

而在spectreS中，可供选择的分析类型有很多，常用的还是ac、dc、tran和noise，不过它们设置与cdsSpice不同。Tran的设置只需填入模拟停止时间即可。 ac和dc分析的设置则更具特点：spectreS提供了变量扫描功能（和参量扫描有些类似），其中可供选择的变量（parameter）有frequency（ac分析）、temperature、component parameter和model parameter。以下一一说明：在ac分析扫描频率（常规分析）时，只需填入起始频率和终止频率即可。而在扫描其他参数时，必须将整个电路固定在一个工作频率（at frequency）上，然后进行其它选择。要进行component parameter扫描时，先点击select component，然后在电路图上选择所需扫描的器件，这时会弹出一个列有可供扫描参量名称的菜单，在其上选择即可。进行model parameter扫描时只需填入model name和parameter name即可。当然，以上扫描都免不了要填写扫描范围，就不多说了。以下是一些图示：

第 8 页 共 97页

Cadence cdsSPICE使用说明

第 9 页 共 97页

Cadence cdsSPICE使用说明

四．Variables菜单

包括Edit等子菜单项。Edit项打开如图1-4-5的窗口。可以对变量进行添加、删除、查找、复制等操作。变量（variables）既可以是电路中元器件的某一个参量，也可以是一个表达式。变量将在参量扫描（parametric analysis）时用到，以下会提到。

图 1-4-5变量编辑窗口

五．其它有关的菜单项

1）Tools/Parametric Analysis子菜单可以打开如图1-4-6的窗口。它提供了一种很重要 的分析方法——参量分析的方法，也即参量扫描。可以对温度，用户自定义的变量（variables）进行扫描，从而找出最合适的值。以下详细说明：

图 1-4-6 参量分析窗口 参量扫描

在模拟中，如果对某一元件的参数大小不确定，不知值取多大可以得到最优的结果时，可以将该参数设为变量，进行变量扫描，比较输出结果，从而确定参数的值。另外，对系统变量也可以进行扫描，如温度变量（temp）。

步骤：

a.在Edit Variables窗口中添加新的变量,如是对系统变量(如温度)扫描，就略去这一步； b.在Parametric Analysis窗口(如图1-4-5所示)中，填入变量名称（温度变量是temp），设定扫描范围以及步长等。也可以点击setup，在pick name for variables的弹出菜单中选择所需扫描的参量（除系统参量外，菜单中所列举的都是variables中设置的变量）。其实这个工作和我们前面提到的spectreS中的变量扫描很象，不过它更加完备（因为可以对一个表达式进行扫描），所以读者应当将两种方法都掌握。

然后运行Analysis菜单下的start子菜单，开始模拟，模拟结果会在Waveform窗口中显示。

第 10 页 共 97页

Cadence cdsSPICE使用说明

的。

图 1-7-3 建立symbol的选项窗口

图 1-7-4 第二种方法建立的symbol图形

这样就建立了一个最简单的子模块——非门。在模拟过程中，就可以通过添加元器件（component）来直接将非门加到电路中来，而不用具体画出其内部的结构，这实际上就是以一个简单的symbol来代替其内部的复杂结构。以此类推，可以将小模块一步步的拼凑成大的模块，直接用于模拟仿真。有一点要注意的是：对于有源器件（如非门）建立symbol，必须在原始电路图上添加analoglib中的源和地，而且源的电压值也需要设定好，否则变为symbol搭成电路后会出错。当然用于模拟时设定的激励源是不用加在电路图中的

§ 1－8

其它的一些内容

计算器 计算器有两种格式，一种是代数格式，另一种RPN（逆波兰）格式。有时需要对Waveform窗口中显示的波形进行处理，如改变坐标轴的单位（将电压单位改成分贝形式等），比较两个量的差值（显示两个电压的差）。所有的这些可以用Calculator工具来实现，如图1-8-1所示。 除了常规的计算以外，计算器还可以完成波形处理等工作。下面就简单地介绍一下常用的内容。

图 1-8-1 计算器工具 图1-8-1中显示的是逆波兰模式。菜单Options/set Algebraic或set RPN可以切换模式。Calculator窗口中的按钮可以分为下面几个部分：

1. 功能键（选择、打印波形曲线，绘波形图）； 2. 常规计算器键盘； 3. 函数键。

下面分别介绍他们的功能。

第 16 页 共 97页

Cadence cdsSPICE使用说明

一．功能键：

1.browser：打开结果浏览窗口（Result Browser）。

2.wave、family：从波形窗口（waveform Window）中选择所要处理的曲线波形。Wave是选择单一的波形，family是选择一组波形（如参数扫描得到的曲线簇）。

3.erplot、plot：在波形窗口（waveform Window）中绘制曲线波形。Erplot 是先搽除原先的波形，然后再绘出新的曲线波形；plot是直接在原波形窗口中追加新的曲线波形。

4.printvs、print：打印曲线波形。

5.电原理图表达式键：在电原理图中选择需要处理的数据（如电压、电流）具体如下表所示。 vt vf vs vdc vn var 瞬态电压 频率电压 源扫描电压 直流电压 噪声电压 变量 it if is op opt mp 瞬态电流 频率电流 源扫描电流 直流工作点 瞬态工作点 模型参数 二．常规计算器键盘：

这部分和常规计算器的键盘基本相同，除了少数几个键，如undo键。在算术模式和逆波兰（RPN）模式中的键名稍有不同。

三．函数键

1． 常规函数键： 如下表所示。

三角函数 其他常规函数 Sin，cos，tan，sinh，cosh，tanh，asin，acos，atan，asinh，acosh，atanh Mag phase real imag 幅度 相位 实部 虚部 Ln、log10、dB10、dB20、exp、10**x、y**x、x**2、常规算术函数 abs、int、1/x、squrt 自定义函数 F1、F2、F3、F4 2． 特殊函数键：

在special function的下拉框中有下列函数，如表所示。 函数名 Ishift Clip convolution Eex Frequency GainBWprod Gain Margin Phase Margin X轴位移 在clip函数限制的范围内画波形 取两个波形的卷积 指数函数 估计周期（准周期）波形的周期 增益带宽积 增益裕量 相位裕量 说明 第 17 页 共 97页

Cadence cdsSPICE使用说明

Rise Time Slew Rate bandwidth 上升时间 摆率 带宽 下面将举例说明计算器波形处理功能的应用。如已得到如图1-8-2的电压的交流响应波形图，要计算它的-3dB带宽。

步骤如下： 1） 点击左边的wave键，然后在波形图中点击波形，在计算器的显示窗口中就会显示

出该波形的名称； 2） 在special function的下拉框中选择bandwidth，得到如下窗口，在Db处填3，在Type

处选择low,然后ok。

3） 点击erplot键，就可以在waveform窗口得到结果如图1-8-3所示。

处理波形：

4） 点击左边的wave键，然后在电路原理图中选中所需要的波形，拖至计算器的命令

行处，此处就会显示该波形的名称； 5） 再结合右边的函数键，得到想要的表达式。如要得到分贝的形式，就点击dB10或

dB20的键。 6） 点击左边的plot键，就可以在waveform窗口得到结果。

1-8-2 交流响应波形图

第 18 页 共 97页

Cadence cdsSPICE使用说明

图1-8-3 db表示图

第 19 页 共 97页

Cadence cdsSPICE使用说明

第二章． Virtuoso Editing的使用简介

全文将用一个贯穿始终的例子来说明如何绘制版图。这个例子绘制的是一个最简单的非门的版图。

§ 2－1 建立版图文件

使用library manager。首先，建立一个新的库myLib，关于建立库的步骤，在前文介绍

cdsSpice时已经说得很清楚了，就不再赘述。与前面有些不同的地方是：由于我们要建立的是一个版图文件，因此我们在technology file选项中必须选择compile a new tech file,或是attach to an exsiting tech file。这里由于我们要新建一个tech file，因此选择前者。这时会弹出load tech file的对话框，如图2-1-1所示。

图2-1-1

在ASCII Technology File中填入csmc1o0.tf即可。接着就可以建立名为inv的cell了。为了完备起见，读者可以先建立inv的schematic view和symbol view（具体步骤前面已经介绍，其中pmos长6u，宽为0.6u。nmos长为3u，宽为0.6u。model 仍然选择hj3p和hj3n）。然后建立其layout view，其步骤为：在tool中选择virtuoso－layout，然后点击ok。

§ 2－2 绘制inverter掩膜版图的一些准备工作

首先，在library manager中打开inv这个cell的layout view。即打开了virtuoso editing窗

第 20 页 共 97页

Cadence cdsSPICE使用说明

图2-2-1 virtuoso editing窗口 口，如图2-2-1所示。

版图视窗打开后，掩模版图窗口显现。视窗由三部分组成：Icon menu , menu banner , status banner.

Icon menu (图标菜单)缺省时位于版图图框的左边，列出了一些最常用的命令的图标,要查看图标所代表的指令，只需要将鼠标滑动到想要查看的图标上，图标下方即会显示出相应的指令。

menu banner（菜单栏）,包含了编辑版图所需要的各项指令，并按相应的类别分组。几个常用的指令及相应的快捷键列举如下： Zoom In -------放大 (z) Save ------- 保存编辑(f2) Undo ------- 取消编辑(u) Move ------- 移动(m) Rectangle -------编辑矩形图形(r) Path ------- 编辑布线路径(p)

Zoom out by 2------- 缩小2倍(Z) Delete ------- 删除编辑(Del) Redo -------恢复编辑 (U) Stretch ------- 伸缩(s)

Polygon ------- 编辑多边形图形(P) Copy -------复制编辑 (c)

status banner（状态显示栏），位于menu banner的上方，显示的是坐标、当前编辑指令等状态信息。

在版图视窗外的左侧还有一个层选择窗口（Layer and Selection Window LSW）。

第 21 页 共 97页

Cadence cdsSPICE使用说明

LSW视图的功能：

1） 可选择所编辑图形所在的层； 2） 可选择哪些层可供编辑； 3） 可选择哪些层可以看到。

由于我们所需的部分版图层次在初始LSW中并不存在，因此下一步要做的是：建立我们自己的工艺库所需的版图层次及其显示属性。为了简单起见，以下仅列出绘制我们这个版图所需的最少版图层次。 层次名称 Nwell Active Pselect Nselect Contact Metal1 Via Metal2 Text Poly 说明 N阱 有源区 P型注入掩膜 N型注入掩膜 引线孔，连接金属与多晶硅/有源区 第一层金属，用于水平布线，如电源和地 通孔，连接metal1和metal2 第二层金属，用于垂直布线，如信号源的I/O口 标签 多晶硅，做mos的栅 下图是修改后的LSW。 第 22 页 共 97页

Cadence cdsSPICE使用说明

图2-2-2 LSW

如何来修改LSW中的层次呢？以下就是步骤：

1． 切换至CIW窗口，在technology file的下拉菜单中选择最后一项edit layers出现如图窗

口

图2-2-3 edit layers

2． 在technology library中选择库mylib，先使用delete 功能去除不需要的层次。然后点击

add添加必需的层次，add打开如下图的窗口：

第 23 页 共 97页

Cadence cdsSPICE使用说明

图2-2-4

其中，layer name中填入所需添加的层的名称。Abbv是层次名称缩写。Number是系统给层次的内部编号，系统保留128－256的数字作为其默认层次的编号而将1－127留给开发者创造新层次。Purpose是所添加层次的功用，如果是绘图层次，一般选择drawing。Priority是层次在LSW中的排序位置。其余的选项一般保持默认值。在右边是图层的显示属性。可以直接套用其中某些层次的显示属性。也可以点击edit resources自己编辑显示属性。如图2-2-5所示（这个窗口还可以在LSW中调出） 编辑方法很简单，读者可以自己推敲，就不再赘述。上述工作完毕后就得到我们所需的层次。接着我们就可以开始绘制版图了。

§ 2－3 绘制版图

一．画pmos的版图（新建一个名为pmos的cell）

1． 画出有源区

在LSW中，点击active（dg），注意这时LSW顶部显示active字样，说明active层为当前所选层次。然后点击icon menu中的rectangle icon，在vituoso editing窗口中画一个宽为3.6u，长为6u的矩形。这里我们为了定标，必须得用到标尺。点击misc/ruler即可得到。清除标尺点击misc/clear ruler。如果你在绘制时出错，点击需要去除的部分，然后点击delete icon。 2． 画栅

在LSW中，点击poly（dg），画矩形。与有源区的位置关系如下图：

第 24 页 共 97页

Cadence cdsSPICE使用说明

0.6u 0.6u(gate length)

6u(gate width)

1.5u

3.6u

图2-2-5 display resource editor

3．画整个pmos

为了表明我们画的是pmos管，我们必须在刚才图形的基础上添加一个pselect层，这一层将覆盖整个有源区0.6u。接着，我们还要在整个管子外围画上nwell，它覆盖有源区1.8u。如下图所示：

第 25 页 共 97页

Cadence cdsSPICE使用说明

pselect

00.6u0.6u

1.8u

nwell

4．衬底连接

pmos的衬底（nwell）必须连接到vdd。首先，画一个1.2u乘1.2u的active矩形；然后在这个矩形的边上包围一层nselect层（覆盖active0。6u）。最后将nwell的矩形拉长，完成后如下图所示：

nselect

active

pselect

这样一个pmos的版图就大致完成了。接着我们要给这个管子布线。 二．布线

pmos管必须连接到输入信号源和电源上，因此我们必须在原图基础上布金属线。 1． 首先我们要完成有源区（源区和漏区）的连接。在源区和漏区上用contact（dg）层

分别画三个矩形，尺寸为0.6乘0.6。注意：contact间距为1.5u。

2． 用metal1（dg）层画两个矩形，他们分别覆盖源区和漏区上的contact，覆盖长度为

0.3u。

3． 为完成衬底连接，我们必须在衬底的有源区中间添加一个contact。这个contact每

边都被active覆盖0.3u。

4． 画用于电源的金属连线，宽度为3u。将其放置在pmos版图的最上方。 布线完毕后的版图如下图所示：

第 26 页 共 97页

Cadence cdsSPICE使用说明

图2-3-1 pmos版图

通过以上步骤我们完成了pmos的版图绘制。接下来我们将绘制出nmos的版图。 三．画nmos的版图

绘制nmos管的步骤同pmos管基本相同（新建一个名为nmos的cell）。无非是某些参数变化一下。下面给出nmos管的图形及一些参数，具体绘制步骤就不再赘述。 3.6u 0.6u

0.6u 3u

3u

图2-3-2nmos版图

四．完成整个非门的绘制及绘制输入、输出

1． 新建一个cell（inv）。将上面完成的两个版图拷贝到其中，并以多晶硅为基准将两

第 27 页 共 97页

Cadence cdsSPICE使用说明

图对齐。然后，我们可以将任意一个版图的多晶硅延长和另外一个的多晶硅相交。 2． 输入：为了与外部电路连接，我们需要用到metal2。但poly和metal2不能直接相

连，因此我们必须得借助metal1完成连接。具体步骤是： a． 在两mos管之间画一个0.6乘0.6的contact b． 在这个contact上覆盖poly，过覆盖0.3u

c． 在这个contact的左边画一个0.6乘0.6的via，然后在其上覆盖metal2（dg），

过覆盖0.3u

d． 用metal1连接via和contact，过覆盖为0.3u

从下图中可以看得更清楚：

via contact metal2

metal1

poly 3． 输出：先将两版图右边的metal1连起来（任意延长一个的metal1，与另一个相交）。

然后在其上放置一个via，接着在via上放置metal2。 五．作标签

1． 在LSW中选择层次text（d3），点击create/label，在弹出窗口中的label name中填

入vdd！并将它放置在版图中相应的位置上。 2． 按同样的方法创制gnd！、A和Out的标签。完成后整个的版图如下：

图2-3-4 非门的版图

至此，我们已经完成了整个非门的版图的绘制。下一步将进行DRC检查，以检查版图在绘制时是否有同设计规则不符的地方。

第 28 页 共 97页

Cadence cdsSPICE使用说明

第三章 Diva验证工具使用说明

版图绘制要根据一定的设计规则来进行，也就是说一定要通过DRC（Design Rule Checker）检查。编辑好的版图通过了设计规则的检查后，有可能还有错误，这些错误不是由于违反了设计规则，而是可能与实际线路图不一致造成。版图中少连了一根铝线这样的小毛病对整个芯片来说都是致命的，所以编辑好的版图还要通过LVS（Layout Versus Schematic）验证。同时，编辑好的版图通过寄生参数提取程序来提取出电路的寄生参数，电路仿真程序可以调用这个数据来进行后模拟。下面的框图可以更好的理解这个流程。

图 3-0-1 IC后端工作流程

验证工具有很多，我们采用的是Cadence环境下集成的验证工具集DIVA。下面先对DIVA作一个简单介绍。

DIVA是Cadence软件中的验证工具集，用它可以找出并纠正设计中的错误：它除了可以处理物理版图和准备好的电气数据，从而进行版图和线路图的对查（LVS）外。还可以在设计的初期就进行版图检查，尽早发现错误并互动地把错误显示出来，有利于及时发现错误所在，易于纠正。

DIVA工具集包括以下部分： 1． 设计规则检查（iDRC） 2． 版图寄生参数提取（iLPE） 3． 寄生电阻提取（iPRE）

第 29 页 共 97页

Cadence cdsSPICE使用说明

4． 电气规则检查（iERC）

5． 版图与线路图比较程序（iLVS）

需要提到的是：Diva中各个组件之间是互相联系的，有时候一个组件的执行要依赖另一个组件先执行。例如：要执行LVS就先要执行DRC。在Cadence系统中，Diva集成在版图编辑程序Virtuoso和线路图编辑程序Composer中，在这两各环境中都可以激活Diva。要运行Diva前，还要准备好规则验证的文件。可以把这个文件放在任何目录下，这些规则文件的写法下面专门会进行说明，也会给出例子。这些文件有各自的默认名称，如：做DRC时的文件应以divaDRC.rul命名，版图提取文件以divaEXT.rul命名。做LVS时规则文件应以divaLVS.rul命名。

§ 3－1 DRC规则文件的编写

仍旧以前面的非门为例，我们制定了以下规则：

1.a n阱(well) n阱的最小宽度 1.b 阱与阱之间的最小间距 1.c ndiff到nwell的最小间距 1.d pdiff到nwell的最小间距 1.e p mos 器件必须在nwell内

2.a 有源区（active） 有源区的最小宽度 2.b 有源区之间的最小间距

3.a 多晶硅（poly） 多晶硅的最小宽度 3.b 多晶硅间的最小宽度 3.c 多晶硅与有源区的最小间距 3.d 多晶硅栅在场区上的最小露头3.e 源、漏与栅的最小间距

4.a 引线孔（contact） 引线孔的最小宽度 4.b 引线孔间的最小间距 4.c 多晶硅覆盖引线孔的最小间距 4.d metal1覆盖引线孔的最小间距

5.a 金属1（metal1） 金属1的最小宽度 5.b 金属1间的最小间距

6.a 金属2（metal2） 金属2的最小宽度 6.b 金属2间的最小间距 6.c 金属2的最小挖槽深度

7.a 通孔（via） 通孔的最小宽度 7.b 通孔间的最小间距 7.c 通孔与引线孔间的最小间距 7.d metal1覆盖通孔的最小间距 4.8u 1.8u 0.6u 1.8u 1.2u 1.2u 0.6u 0.6u 0.6u 0.6u 0.6u 0.6u 0.9u 0.3u 0.3u 1.2u 0.9u 1.2u 1.2u 1.2u 0.6u 0.9u 0.6u 0.3u

第 30 页 共 97页

Cadence cdsSPICE使用说明

7.e metal2覆盖通孔的最小间距 0.3u 7.f 通孔与多晶硅的最小间距 0.3u 结合上述规则，我们就可以编写出相应的DRC规则检查文件（见附录1），取名为divaDRC.rul。这个文件的第一部分是层次处理，用于生成规则文件中所要应用到的层次（可以是原始层或是衍生层）。例如：nwell=geomOr(\，（在文件中引用到的所有原始物理层次都要用双引号括起来）这一句的目的是在后面应用到nwell这个原始物理层次时，不需要再用引号括起来，前面几句都是这个意思。后面四句则生成版图验证中必须的一些层次。有一点需要注意的是：在geomOr的关键字和“(”之间不能出现空格，nwell=geomOr (―nwell‖)的写法系统在编译时会报错。

下面这个语句相当于一个条件转移语句，当有drc命令时，执行下面的规则，否则跳转到下一个命令。

ivIf( switch( \

在设计规则检查中，主要的语句就是drc（）了。先简单介绍一下这个语句的语法。 [outlayer]=drc(inlayer1 [inlayer2] function [modifiers] )

outlayer表示输出层，如果定义（给出）输出层，则通过drc检查的出错图形就可以保存在该输出层中。此时，如果没有modifiers选项，则保存的是原始的图形。如果在modifiers选项中定义了修改方式，那么就把修改后的结果保存在输出层中。如果没有定义outlayer层，出错的信息将直接显示在出错的原来层次上。

Inlayer1和inlayer2代表要处理的版图层次。有些规则规定的是只对单一层次的要求，比如接触孔的宽度，那么可以只有inlayer1。而有些规则定义的是两个层次之间的关系，如接触孔和铝线的距离，那么要注明两个层次。

Function中定义的是实际检查的规则，关键字有sep（不同图形之间的间距）, width（图形的宽度）, enc（露头）, ovlp(过覆盖), area（图形面积）, notch（挖槽的宽度）等。关系有>, <, >=, <=, ==等。结合起来就是：sep<3, width<4, 1

在规则文件中我们还可以看到saveDerived语句，如：saveDerived(geomAndNot(pgate nwell) \，这一句将输出不在nwell内部的pgate（pmos），这种写法在规则文件的编写中经常碰到，要熟练掌握。

另外，在DRC文件中，引号引出的行是注释行。

以上就是对DRC文件编写的一些简单介绍，对于其中使用的关键字，作者有专门的说明文章，同时在本文后面作者还会给出一个完整的DRC校检文件并给出详细说明，读者可以参照它，以加深对文件编写的理解。

§ 3－2 版图提取文件的介绍

上面已经提到，通过DRC验证的版图还需要进行LVS也就是版图和线路图对查比较。实际

上就是从版图中提取出电路的网表来，再与线路图的网表比较。那么如何提取版图网表呢？这里我们就要使用到DIVA的extract文件。下面是它的简单介绍：

首先，同DRC一样，extract文件的最开始同样是这样一条语句：

第 31 页 共 97页

Cadence cdsSPICE使用说明

ivIf（switch（“extract？”） then

它相当于一个条件转移语句，当有extract这个命令时，执行下面的规则，否则跳转到另外的循环。

接着，extract文件中要进行的是层次定义，它一般分为三个步骤： 1． 识别层定义（recognition layer） 2． 终端层定义（terminal layer）

3． 伪接触层定义（psuedo_contact layer）

然后是定义层次间的连接关系，使用geomConnect语句将版图间的不同层次连接起来（一个extract文件只能有一个geomConnect语句），构成完整的网表。例如句子： geomConnect（

via（contact psd nsd poly metal1） via（via metal1 metal2） ）

其中，via语句的作用是使用连接层连接任意数目的层次，但要注意的是：一个via语句中只能出现一个连接层。但在geomConnect语句中via语句可以出现的次数不限。以上语句表示：在有contact的地方，psd nsd poly metal1 是相互连接的。在有via 的地方metal1和metal2相连，注意后一个via和前一个的意义不同。

上述工作完成之后，我们接着要进行的工作是器件的提取（device extraction）。使用extractDevice语句。extractDevice 语句定义电路中用到的元器件，这是提取文件中的关键语句。语法说明如下：

extractDevice( reclayer termlayer model physical ) 其中reclayer是识别层，它应该是后来通过逻辑关系生成的提取层，这个层上的每一个图形都会被当作是一个元器件。

Termlayer是端口层，它表示的是元器件的端口，一定要是可以连接的层次。具体的端口定义因元器件而异。

Model指的是元器件的类型，与端口要对应。例如下两句：

extractDevice( pgate (GT \extractDevice( ngate (GT \分别提取出pmos管和nmos管。

接着很重要的一步是器件尺寸测量，使用measureParameter语句，例如： w1＝measureParameter（length （ngate butting nsd） .5） 这一句测量的是nmos的沟道宽度，注意后面的.5必须加上，否则测出的将是两倍的沟道宽度。

下面使用saveInterconnect 这个命令把连接的层次写到提取出来的网表中，以便在做LVS时，可以与线路图中的网表互相对比。

saveInterconnect( nsd psd poly contact metal1 )

saveRecognition 这个命令将提取产生的可以识别的图形保存下来。通常和extractDevice语句中的识别层一致。 saveRecognition( ngate \saveRecognition( pgate \

以上就是对extract文件的一个简要介绍，读者可以参看附录中完整的例子，以加深对它的理解。

§ 3－3 LVS文件的介绍

接下来，就是LVS检查了。在diva中，由于版图提取在extract中就已经完成，LVS文件

第 32 页 共 97页

Cadence cdsSPICE使用说明

中的逻辑结构相对就比较简单。只需进行网表比较，参数比较，以及把一些“并联或串联”的元器件归并等即可。所以这一部分文件不会因为工艺层次不同而有很大不同，可以根据范本做少许改动。

以下只介绍一下LVS的基本结构： lvsRules（

procedure(mosCombine(value1,value2)

……. )

Procedure(mosCompare(lay,sch)

……. )

permuteDevice(parallel “pmos” mosCombine) compareDeviceProperty(“pmos” mosCompare) )

至于例子，读者可以参考附录。

§ 3－4 Diva的用法

一．DRC的说明

编辑好的验证文件都存在..\\export\\home\\wmy\\myLib\\下，文件名分别是

divaDRC.rul、divaEXT.rul、divaLVS.rul。有了这三个文件就可以进行版图验证了。下面将以一个非门为例子来进行说明。

在编辑版图文件的同时就可以进行DRC检查。在virtuoso版图编辑环境中。单击Verify菜单，上面提到的DIVA工具都集成在这个菜单下。先介绍设计规则检查DRC，单击第一个子菜单DRC就会弹出DRC的对话框。如下：

图3-4-1 DRC菜单窗口

第 33 页 共 97页

Cadence cdsSPICE使用说明

Checking Method指的是要检查的版图的类型。

Flat 表示检查版图中所有的图形，对子版图块不检查。（与电路图中类似，最上层电路由模块组成，而模块由小电路构成。有些复杂的版图也是如此）

Hierarchical利用层次之间的结构关系和模式识别优化，检查电路中每个单元块内部是否正确。

hier w/o optimization 利用层次之间的结构关系而不用模式识别优化，来检查电路中每个单元块。

Checking Limit 可以选择检查哪一部分的版图

Full 表示查整个版图

Incremental 查自从上一次DRC检查以来，改变的版图。

by area 是指在指定区域进行DRC检查。一般版图较大时，可以分块检查。 如果选择这种方式后，Coordinate 这个输入框就变为可输入。可以在这个框内输入坐标，用矩形的左下角和右上角的坐标来表示。格式为：12599:98991 115682:194485 或者先单击Sel by Cursor,然后用鼠标在版图上选中一个矩形，这个输入框也会出现相应的坐标。如果不出现可以多选几次。

Switch Names

在DRC文件中，我们设置的switch在这里都会出现。这个选项可以方便我们对版图文件进行分类检查。这在大规模的电路检查中非常重要。 Run-Specific Command File

Inclusion Limit

上面的两项并不是必需的，可以根据默认设定。

Echo Commands 选上时在执行DRC的同时在CIW窗口中显示DRC文件。 Rules File 指明DRC规则文件的名称，默认为divaDRC.rul Rules Library 这里选定规则文件在哪个库里。 Machine 指明在哪台机器上运行DRC命令。

local 表示在本机上运行。对于我们来说，是在本机运行的，选local。 remote 表示在远程机器上运行。

Remote Machine Name 远程机器的名字。

在填好规则文件的库和文件名后，根据实际情况填好Checking Method 和Checking Limit就可以单击OK运行。这时可以在CIW窗口看到运行的信息，同时在版图上也会出现发亮的区域（如果有错误）。

错误在版图文件中可以看到，另外也可以选择Verify-Markers-Find菜单来帮助找错。单击菜单后会弹出一个窗口，在这个窗口中单击apply就可以显示第一个错误。这个窗口较简单，大家看一下，再试几次就可以了。

同样，可以选择Verify-Markers-Explain来看错误的原因提示。选中该菜单后，用鼠标在版图上出错了的地方单击就可以了。也可以选择Verify-Markers-Delete把这些错误提示删除。

Virtuoso版图编辑环境下的菜单见图3-4-2。

第 34 页 共 97页

Cadence cdsSPICE使用说明

图3 –4-2Virtuoso菜单

二．版图提取（Extractor）说明

为了进行版图提取，还要给版图文件标上端口，这是LVS的一个比较的开始点。在LSW窗口中，选中metal1（pn）层，（pn）指得是引脚（pin）；然后在Virtuoso环境菜单中选择Create-Pin，这时会出来一个窗口。如下：

图3-2-3 创建版图端口窗口

填上端口的名称（Terminal Names 和Schematic中的名字一样）、模式（Mode，一般选rectangle）、输入输出类型（I/O Type）等。至于Create Label属于可选择项，选上后，端口的名称可以在版图中显示。

填好可以直接在版图中画上端口，往往有好几个端口，可以都画好在单击Hide。 这些端口仅表示连接关系，并不生成加工用的掩模板，只要求与实际版图上铝线接触即可，也没有规则可言。

第 35 页 共 97页

Cadence cdsSPICE使用说明

版图的完成后，就可以提取了，在版图编辑环境下选择Verify –extractor 。弹出菜单如下：

图3-2-4Extractor窗口

图3-2-5 提取出的文件

填好提取文件库和文件名后，单击OK就可以了。然后打开Library Manager，在库myLib下nmos单元中增加了一个文件类型叫extracted的文件，可以用打开版图文件同样的方式打开它。图3-2-5就是提取出来的版图，可以看到提取出来的器件和端口，要看连接关系的话，可以选择Verify-probe菜单，在弹出窗口中选择查看连接关系。

版图的准备工作基本上就完成了，接下来是线路图的准备工作。线路图的准备工作相

第 36 页 共 97页

Cadence cdsSPICE使用说明

对较简单，有几个要注意的地方：首先，在库的选用上，要用Sample库中的元件；其次，线路图的端口名称要与版图中的端口名称一致；最后，在线路编辑完成后要进行检查，可以直接单击左边第一个快捷键，也可以选择菜单Check--Current Cellview。

在版图和线路图的准备工作完成后就可以进行LVS了。

图3-2-6 LVS

参照图3-2-6的弹出菜单，填好规则文件的库和文件名，要进行LVS的两个网表。（其实在LVS中比较的是两个网表，一个是schematic中，另一个是extracted，所以两个schematic文件也可以比较，只是一般没这个必要）设置完以后单击RUN，片刻后就回弹出一个窗口表示LVS完成或者失败。失败时可以在上面的菜单中单击Info看运行的信息再进行处理。LVS完成后，可以在上面的弹出菜单中单击Output，这时会弹出LVS的结果。

当然，LVS完成并不是说LVS通过了，可能会有很多地方不匹配。这时要查看错误可以在LVS窗口中单击Error Display。即可在Extracted和Schematic 中查看错误。

第 37 页 共 97页

Cadence cdsSPICE使用说明

第四章 Cadence中Verilog 的一些使用方法

§ 4－1 Verilog 的文本编辑器

随着电路规模的增大和复杂，传统的图形输入模式已不可行。语言描述电路

成为潮流。它的方便性和好的更改性、维护性在实践中得到很好的体现。尤其现在强大的综合工具，和系统集成对核的需求性使Verilog更有用武之地。每个硬件工程师应该学习掌握它。

在进入Cadence后在命令行中键入 textedit *.v↙

(此处*为文件名，在textedit 命令后应带上文件名)

键入上述命令后进入文本编辑框，和Windows 中常用的文本编辑框很象。

图4-1-1textedit文本编辑框界面

图中的主菜单File、View、Edit、Find及各自底下的子菜单和Windws中的 文本编辑器差不多，使用方法相似，这里就不多说了。编好程序保存可以进 行后续工作了。

§ 4－2 Verilog 的模拟仿真

一．命令的选择。

在命令行中键入 verilog↙

会出现关于此命令的一些介绍，如下：

-f read host command arguments from file. -v specify library file

-y specify library directory -c compile only

-s enter interactive mode immediately

第 38 页 共 97页

Cadence cdsSPICE使用说明

-k set key file name

-u convert identifiers to upper case -t set full trace -q quiet

-d decompile data structure

Special behavioral performance options (if licensed): +turbo speed up behavioral simulation.

+turbo+2 +turbo with second level optimizations. +turbo+3 +turbo+2 with third level optimizations.

+listcounts generate code for maintaining information for $listcounts

+no_turbo don't use a VXL-TURBO license.

+noxl disable XL acceleration of gates in all modules Special environment invocation options (if licensed):

+gui invoke the verilog graphical environment

在上面的参数选择中，简单介绍几个常用的: (1)-c

首先应该保证所编程序的语法正确性。先进行语法的检查，选择参数- c键入 如下命令。 verilog –c *.v↙

根据Cadence的报告，查找错误信息的性质和位置，然后进入文本编辑器进 行修改，再编译，这是个反复的过程，直到没有语法错误为止。 (2)-s

进入交互式的环境，人机交互运行和下面的参数联合使用。 (3)+gui &

verilog 仿真有命令和图形界面两种方式。图形界面友好和windows使用很 象，很好掌握，一般都使用图形方式。 “&‖符号是后台操作的意思，不影响 前台工作。如此时你可以在命令行输入其它的命令。 其它的命令参数选择比较复杂，这里就不介绍了，故我们这里常用的命令是： verilog –s *.v +gui &↙ (*代表文件名) 进入图形交互界面。

$附：命令行输入 !!↙

是执行上一条命令， 命令行输入

!* ↙ (*代表字母)

是执行最近的以*开头的命令。

上述附注对命令输入速度提高有所帮助。

二．SimVision 图形环境。

SimVision是Verilog-XL的图形环境。 主要有SimControl、Navigator、 Signal Flow Browswer、 Wactch Objects Window 、SimWave 等窗口。

第 39 页 共 97页

Cadence cdsSPICE使用说明

(1)SimControl 窗口

此窗口是主要的仿真控制窗口，让用户和机器进行交互式操作。执行各种Verilog-XL命令(菜单)，进行仿真、分析、调试你的设计。该窗口可以显示设计的模块和模块，显示和设置断点、强制信号等。创建用户自己的按钮和执行经常使用的操作。 Manu Bar ① Tool Bar② Source Browser③

图4-2-1 SimControl 窗口界面图

Scope Region④ I/O Region⑤ Message Region⑥

各部分简介： ①、Menu Bar

有许多的子菜单，让你执行各种模拟仿真命令。这里就不一一介绍，到使用时，在指明其功能和所在位置。 ②、Tool Bar

各种按钮代表最常用的操作和功能，能快速对选中的物体执行各种命令。你可以在工具条中加入自己定义的按钮，来代表常用的操作命令。使用

第 40 页 共 97页

Cadence cdsSPICE使用说明

Option-User Buttons-Create 菜单项。用Options-User Buttons-Edit 菜单项修改修改按钮。工具条还显示当前模拟时间，当处于交互式的模拟状态时，会随模拟更新时间。因为工具条按钮的操作为常用操作，下面各功能详细介绍一下。

运行模拟按钮 设置模块按钮 对对象执行操作按钮 调用其它显示窗口按钮

显示模拟时间 a b c d e f g h i j k l m n

放用户自定义按钮 是否显示程序代码 图4-2-2 SimControl窗口中的工具条 a、Run Simulation按钮

运行模拟，若无断点直至完成，图标变为停止模拟图标。若有断点则运行到断点对应信号再改变的位置。 b、Single Step按钮

再任何模块每按一下执行到下一个可执行行，即使在子程序中也是单步运行。 c、Step Over 按钮

在当前的模块中执行到下一个可执行行，在子程序中步单步执行，而是一步执行完子程序。 d、Set Scope 按钮

由当前的调试模块转到被选中的模块。 e、Scope Up 按钮

由当前模块转到它的上一级模块，但若有对象被选中，不执行。 f、Show Execution 按钮

模拟时更新当前模块，显示正在模拟的模块。在当前刚执行完的代码行左边有一个箭头

g、Set Breakpoint 按钮

设置断点，当模拟过程中被选信号变化时发生。代码左边的行号为高亮的可设为断点，灰色则不可以。 h、Set Force 按钮

弹出一个窗口，里面有当前选中信号的名字和数值。用户可以强制信号为一个希望值。

i、Show Value 按钮

n、程序代码是否显示的切换按钮。显示当前被选信号的数值。

第 41 页 共 97页

Cadence cdsSPICE使用说明

以下j、k、l、m调用其它调试窗口，具体介绍放到后面。 j、打开Navigator窗口。

k、打开Watch Objects 窗口。显示被选中的对象

l、打开Singal Flow Browser窗口。把被选中的对象放到浏览器中 m、打开SimWave窗口。显示被选中对象的模拟波形。 ③、Source Browser

显示被调试的程序代码，每行左边有行号。你可以在其间选择信号和模块。这种选择会影响其它工具的操作对象，反过来其他工具操作对象的选择也会作用于Source Browser信号和对象的选择。可在其间设置断点，如前所说的在行号为高亮的行可设为断点，灰色则不可以。可在Source Browser中点鼠标的右键选择菜单进行操作。另一个对选择对象的操作是双击该对象。如双击信号得到它的数值，双击模块则调到该模块描述处。如图4-2-2中的n字母代表的按钮，Source Browser可被关掉不显示。

④、Scope Region

包含scope field 和subscopes field。从下拉按钮选择不同的项，跳到不同的模块。对应的Source Browser显示该模块的代码。 ⑤、I/O Region

显示执行的命令和模拟输出的结果。你也可以直接在此键入命令执行操作。I/O Region 也可以被关掉不显示，当点击Message Region右边的三角按钮可切换显示与否。 ⑥、Message Region 显示模拟状态。

三．Navigator 窗口

按下和图4-2-2中j字母所代表的按钮一样的按钮打开Navigator窗口。此窗口用图形，在Scope Tree 中采用树的形式显示设计中各模块的层次关系。在Objects List中显出Scope Tree中被选模块的当前模拟数值和描述。

第 42 页 共 97页

Cadence cdsSPICE使用说明

图4-2-3 Navigator窗口 ①、Menu Bar

提供各种命令和操作，有下拉菜单(如下面的图4-2-4)和右键弹出菜单两种。选中对象点击右键可选择对对象操作所需的命令，如下面的图4-2-5。

图4-2-4 Navigator窗口的菜单

第 43 页 共 97页

Cadence cdsSPICE使用说明

图4-2-5 Navigator中的PoP-Up菜单

②、Tool Bar

a、设置模块 b、对选择对象操作 c、调用其他显示窗口 图4-2-6 Navigator中的工具条

a、b、c同SimControl窗口中的工具条对应按钮的功能一样，都是对选择对象进行相应的操作。只是对象可以在SimControl窗口选择也可以在Navigator窗口中选择，互相影响。 ③ 、Hierarchy Path

显示当前模块的直接路径，其他路径不显示。可选择其间的模块点击右键弹出菜单进行操作。 ④、Scope Tree

对被选中的模块用树的形式表示出来。在图4-2-4中Options-Scope Tree…菜单项中有关于对象显示的的性质，有Filters、Formatting、Layout三栏，各有一些选项供选择。影响当前Scope Tree显示的内容。 ⑤、Objects List

显示当前调试模块里的信号和当前数值。在在图4-2-4中Options-Objects List…菜单选项有Filters、Formatting两栏，会影响Objects List中的显示内容。在Selcet子菜单中的选项(如图4-2-4)能选取某一类别的信号，如都是Wires型，或是Registers型。

第 44 页 共 97页

Cadence cdsSPICE使用说明

四．Singal Flow Browser窗口

该窗口跟踪可疑信号的值，进入有三个方法 (1) 按下图4-2-2中j字母所代表的按钮

(2)SimControl 窗口Tools- Singal Flow Browser菜单项

(3) 图4-2-6 Navigator中的工具条中字母c的第二个按钮打开窗口。 (4) Wactch Objects Window中按下图4-2-2 中j字母所代表的按钮的一样的按钮界面如下图。(没选信号时)

图4－2－7 Singal Flow Browser窗口界面 Menu Driver Frame

Tool Bar Trace field

①、Menu

对对象的操作命令。可查看信号或输入的细节，显示信号的驱动，可用四种进制显示信号的数值见下图。后面会阐述菜单项的功能。

图4－2－8 Singal Flow Browser窗口菜单

②、Tool Bar 中的按钮和前面出现的相同的按钮的功能一样这里就不重复了。 ③、Trace field显示图2 SimControl 窗口Source Browser或者图4、Navigator

窗口中Objects List所选的信号。也可在Trace field输入信号名。 ④、Driver Frame

第 45 页 共 97页

Cadence cdsSPICE使用说明

显示被选的信号和数值，以及所有影响该信号的信号及它们的数值。 假设某个时候的Driver和Value 如下图。

图4-2-9 Driver 信号举例

如果在上图中选中Driver信号选图4-2-9中 View-Driver info…的菜单项，将弹出

Driver Details窗口显示信号的详细信息。如下图。

图4－2－10 Driver 信号Driver Details窗口

当选中图4-2-9中的Driver 信号，选图4-2-8中Trace-show inputs菜单项，或者双击信号，将得到影响Driver 信号的有关信号的信息。如下图。

图4－2－11、Driver 信号的inputs信息图

再次双击Driver 信号，会隐去这些信息。

第 46 页 共 97页

Cadence cdsSPICE使用说明

五．Watch Objects 窗口

显示所选信号及其数值，当模拟中断时，更新数值。进入有三个方法

(1) 按下图4-2-2中k字母所代表的按钮

(2) SimControl 窗口Tools- Watch Objects菜单项

(3) Navigator中的工具条中字母c的第一个按钮打开窗口。 (4) Singal Flow Browser

窗口中按下和图4-4-2中k字母所代表的按钮的一样的按钮界面如下图。(没选

信号时)

图4－2－12、Watch Objects 窗口

你可以在打开Watch Objects窗口前选择观察信号，如在Source Browser 中点选择信号，或在SimControl窗口中(图2)的Select菜单下的菜单项选择，或在图4中Navigator窗口的⑤Objects List中选择。也可以在打开Watch Objects窗口后再选择信号，如前选择好信号，然后点击图4－2－12中工具条上的加号图标，把选好信号加到窗口中。窗口的菜单如下图：菜单项的含义都比较明了，就不多说了。提一下Options-Heighlight Activity项使最新变化的信号项用高亮条表示，Options-Continous Update 项使信号随时变化，即使按图3、中的a、Run Simulation按钮也会显示最后的结果，否则不显示最后结果。

第 47 页 共 97页

Cadence cdsSPICE使用说明

图4－2－13、Watch Objects 窗口的菜单

⑥、SimWave 窗口

显示选择信号的波形和数值。

图4－2－14、SimWave 窗口界面

§ 4－3 一个示例

这里举一个实际工作中编的例子，演示前面所讲的内容，但不一定面面俱到。

程序的清单见附录。(alu.v)

①、在命令行中敲textedit alu.v↙ 用textedit 编好程序的文本。 ②、在命令行中敲verilog –c alu.v↙ 编译通过程序.

③、在命令行中敲verilog –s alu.v +gui&↙ 进入交互式图形界面

SimControl 窗口。(见图2)在Scope中选择test.talu

④、在SimControl 窗口中的选中Select-Ports项，选择端口。

⑤、按下图3、SimControl窗口中的工具条中的k键，打开Watch Objects

窗口，

并如图13选中Options-Continuous ,Highlight Activity两项。 ⑥、按下图3、SimControl窗口中的工具条中的m键,打开 SimWave 窗口。 ⑦、按下图3、SimControl窗口中的工具条中的a键,

第 48 页 共 97页

Cadence cdsSPICE使用说明

图4－3－1、Watch Objects 窗口

图4－3－2、SimWave 窗口波形 附：alu.v源程序：

module alu(sum,c_out,a,b,c_in,m); output [3:0]sum; output c_out; input [3:0]a,b;

第 49 页 共 97页

Cadence cdsSPICE使用说明

input c_in,m; wire c4,cn,cout1; wire [3:0]sum1,a2;

assign a2[0]=(b[0]&~m)|(~b[0]&m); assign a2[1]=b[1];

assign a2[2]=(b[2]&~m)|(((~b[2]&b[1])|(b[2]&~b[1]))&m); assign a2[3]=(b[3]&~m)|(~b[3]&~b[2]&~b[1]&m); assign {c4,sum1}=a+a2+c_in;

assign cn=c4|(sum1[3]&sum1[2])|(sum1[3]&sum1[1]); assign {cout1,sum}=sum1+{1'b0,cn,cn,1'b0}+1'b0; assign c_out=cn; endmodule module test; reg [3:0]ta,tb; reg tc,tm;

wire [3:0]tsum; wire tcout;

alu talu(tsum,tcout,ta,tb,tc,tm); initial

$monitor($time,\c,tm);

initial begin

ta=4'b1001; tb=4'b1000; tc=1'b0; tm=1'b0;

#10 ta=4'b1001; tb=4'b1001; tc=1'b1;

#10 ta=4'b0111; tb=4'b0010; tc=1'b0;

#10 tm=1'b1; ta=4'b0111; tb=4'b0010; tc=1'b1;

#10 ta=4'b0111; tb=4'b0100; tc=1'b1;

#10 ta=4'b0101; tb=4'b0010; tc=1'b1;

#10 $finish;

第 50 页 共 97页

本文来源：https://www.bwwdw.com/article/ehs8.html