计算机组成原理复习例题

《计算机组成原理》例题

《计算机组成原理》例题

安康学院 成典勤

第三章 系统总线

例1．假设总线的时钟频率为33MHz，且一个总线时针周期为一个总线传输周期。若在一个总线传输周期可并行传送4个字节的数据，求该总线的带宽，并分析哪些因素影响总线的带宽。 解：总线的带宽是指单位时间内总线上可传输的数据位数，通常用每秒传送信息的字节数来衡量，单位可用MBps（兆字节每秒）表示。

由时针频率f=33MHz，可得时钟周期T=1/f，根据题目假设的条件，一个总线传输周期为一个时钟周期，且在一个总线传输周期传输4个字节数据，故总线带宽为

4B/T?4B?f?4B?33?106Hz?132MBps(1M?220) 影响总线带宽的因素有：总线宽度、传输距离、总线发送和接收电路工作频率的限制以及数据传输形式等。

例2．在一个16位的总线系统中，若时针频率为100MHz，总线传输周期为5个时钟周期，每一个总线传输周期可传送一个字，试计算总线的数据传输率。 解：

根据时钟频率为100MHz，得一个时钟周期为1/(100MHz)?0.01?s 数据传输率为16b/0.05?s?320?106bps?40?106Bps

第四章 存储器

例3．设CPU共有16根地址线和8根数据线，并用MREQ作为访存控制信号，WR作为读/写命令信号（高电平读，低电平写）。设计一个容量为32KB、地址范围为0000H～7FFFH且采用低位交叉编址的四体并行存储器。要求： （1）采用下图所列芯片，详细画出CPU和存储芯片的连接图。 （2）指出图中每个存储芯片的容量及地址范围（用十六进制表示）。

1

《计算机组成原理》例题

解：32KB四体结构的存储器可由4片8K?8位存储芯片组成，由于采用低位交叉编址，因此需用末两位地址A1、A0控制片选信号，用13根地址线A14～A2与存储芯片的地址线相连。满足地址范围为0000H～7FFFH的存储器与CPU的连接如图所示，图中各片存储芯片的地址范围是： 第0片 0，4，…，7FFCH； 第1片 1，5，…，7FFDH； 第2片 2，6，…，7FFEH； 第3片 3，7，…，7FFFH；

例4．用一个512K?8位的闪存存储芯片组成一个4M?32位的半导体只读存储器。试回答：

（1）该存储器的数据线数是多少？ （2）该存储器的地址线数是多少？ （3）共需几片这种存储芯片？

（4）说明每根地址线的作用。 解：

（1）对于4M?32位的存储器，数据线为32位。 （2）对于4M?32的的存储器，按字寻址的范围是222，按字节寻址的范围是224，故该存储器的地址线为24位A23～A0

（3）4片512K?8位的闪存可组成512K?32位的存储器，4M?32位的存储器共需32片512K?8位的闪存。

（4）CPU的24根地址线中，最低2位地址A1A0为字节地址，A20～A2这19根

2

《计算机组成原理》例题

地址线与闪存的地址线相连，最高3位地址A23A22A21可通过3线---8线译码器形成片选信号。每一个片选信号同时选中4片闪存，以满足32位的数据线要求。

例5．定量分析n体低位交叉存储器连续读取n个字所需的时间。 解：

连续读取n个字所需的时间为T?(n?1)?，如下图所示

例6．设有8个模块组成的八体存储器结构，每个模块的存取周期为400ns，存储字长为32位。数据总线宽度为32位，总线传输周期为50ns，试求顺序存储（高位交叉）和交叉存储（低位交叉）的存储器带宽。 解：

八体存储器连续读出8个字的信息量为32b?8?256b

顺序存储存储器连续读出8个字的时间是400ns?8?3200ns?32?10?7s 交叉存储存储器连续读出8个字的时间是

400ns?(8?1)?50ns?750ns?7.5?10?7s

高位交叉存储器的带宽是256/(32?10?7)bps?8?107bps 低位交叉存储器的带宽是256/(7.5?10?7)bps?34?107bps

例7．假设CPU执行某段程序时，共访问缓存命中3800次，访问主存200次，已知缓存存取周期为50ns，主存存取周期为250ns。求缓存---主存系统的效率和平均访问时间。 解：

（1）缓存的命中率为3800/(3800?200)?0.95

（2）由题可知，访问主存的时间是访问缓存时间的5倍（250/50=5）

设访问缓存的时间为t，访问主存的时间为5t，缓存---主存系统的效率为e，则

3

《计算机组成原理》例题

e?访问缓存的时间t1?100%??100%??100%?83.3%

平均访存时间0.95?t?(1?0.95)?5t1.2（3）平均访问时间?50ns?0.95?250ns?(1?0.95)?60ns

例8．设某机主存容量为16MB，缓存的容量为16KB。每字块有8个字，每个字32位。设计一个四路组相联映射（即缓存每组内共有4个字块）的缓存组织，要求：

（1）画出主存地址字段中各段的位数。

（2）设缓存初态为空，CPU依次从主存第0、1、2、…、99号单元读出100个字（主存一次读出一个字），并重复此次序读8次，问命中率是多少？

（3）若缓存的速度是主存速度的6倍，试问有缓存和无缓存相比，速度提高多少倍？ 解：（1）根据每个字块有8个字，每个字32位，得出主存地址字段中字块内地址字段为5位。根据缓存容量为16KB?214B，字块大小为25B，得缓存共有29块，故c=9。根据四路组相联映射2r?4，得r?2，则q?c?r?7。

根据主存容量为16MB?224B，得出主存地址字段中主存字块标记位数为24-7-5=12

主存地址字段各段格式如图所示：

（2）由于每个字块中有8个字，而且初态缓存为空，因此CPU读第0号单元时，未命中，必须访问主存，同时将该字所在的主存块调入缓存第0组中的任一块内，接着CPU读1～7号单元时，均命中。同理CPU读第8、16、…、96号单元时均未命中。可见CPU在连续读100个字中共有13次未命中，而后7次循环读100

100?8?13个字全部命中，命中率为?100%?98.375%

100?8（3）根据题意，设主存存取周期为6t，缓存的存取周期为t，没有缓存的访问时间为6t?800，有缓存的访问时间为t(800?13)?6t?13，则有缓存和没有缓存相比，速度提高倍数为

6t?800?1?4.5

t(800?13)?6t?13

例9．一个采用直接映射方式的16KB缓存，假设块长为8个32位的字，试问地址为FDA459H的主存单元在缓存中的什么位置（指出块号和块内地址，均用

4

《计算机组成原理》例题

十进制表示）？

解：

根据缓存容量为16KB，得出缓存的地址为14位。由于每字32位，块长为8个字，则缓存的块内地址为5位（高3位为字地址，末2位为字节地址）。 地址为FDA459H的主存单元，其二进制地址为1111 1101 1010 0100 0101 1001，对应缓存第10 0100 010（即十进制170）块中的第6个字的第1字节。

例10．假设缓存的工作速度为主存的5倍，缓存的命中率为90%，试问采用缓存后，存储器的性能提高多少？

解：设主存的存取周期为tm，则缓存的存取周期为tm/5?0.2tm，故平均访存时间为0.2tm?0.90?tm?0.10?0.28tm

采用缓存后，存储器性能为原来的tm/0.28tm?3.57倍，即提高了2.57倍。

例11．已知缓存---主存系统的效率为85%，平均访问时间为60ns，缓存比主存快4倍，求主存的存取周期和缓存的命中率。

解：设缓存---主存系统的效率为e平均访问时间为ta，缓存的取周期为tc，命中

t率为h，主存的存取周期为tm。根据e?c?100%得tc?ta?e?60ns?0.85?51ns

ta由于缓存比主存快4倍，则tm?tc?(4?1)?51ns?5?255ns

根据ta?htc?(1?h)tm，其中ta?60ns，tc?51ns，tm?255ns，得h?95.6%

例12．设CPU共有16根地址线，8根数据线，并用MREQ作为访存控制信号（低电平有效），用WR作为读/写控制信号（高电平读，低电平写）。现有芯片及各种门电路（门电路自定），如下图所示。画出CPU与存储器的连接图，要求：

（1）存储芯片地址空间分配：0～2047为系统程序区；2048～8191为用户程序区。

（2）指出选用的存储芯片类型及数量。

5

本文来源：https://www.bwwdw.com/article/efa8.html