数字时钟课设报告 - 图文

武汉理工大学《数字电子技术基础》课程设计说明书

附件1： 学 号：

课 程 设 计

题 目

学 院 专 业 班 级 姓 名 指导教师

数字钟的设计

信息工程学院 电子信息工程

2016 年 7 月 1 日

武汉理工大学《数字电子技术基础》课程设计说明书

课程设计任务书

学生姓名： 专业班级：

指导教师： 工作单位： 信息工程学院

题 目：数字钟的设计

初始条件：

具备电子电路的基础知识和设计能力；具备查阅资料的基本方法；熟悉常用的电子器件；熟悉电子设计常用软件的使用；

要求完成的主要任务：（包括课程设计工作量及其技术要求，以及说明书撰写

等具体要求）

1、设计基本数字钟电路； 2、数码管显示时分秒； 3、能够进行时间校准；

4、掌握数字电路的设计及调试方法； 5、撰写符合学校要求的课程设计说明书。 时间安排：

时间一周，其中2天原理设计，3天电路调试

指导教师签名： 年 月 日

系主任（或责任教师）签名： 年 月 日

武汉理工大学《数字电子技术基础》课程设计说明书

摘要

本课程设计是自制数字钟，此课程设计分为三个部分：①脉冲信号发生部分：通过基于555定时器的多谐振荡器和具有8421十进制计数功能的74LS90芯片进行组合，产生1Hz的脉冲信号；②进制计算和时间校准部分：通过对74LS90芯片的接线调整形成60进制计数器和24进制计数器，同时通过或门芯片74LS32芯片和开关来控制“时”和“分”下级芯片的下降沿信号和校准时间按键的信号输入到上级芯片中，而“秒”部分的时间校准则采用了直接清零的方法来校准。③显示部分：通过CD4511译码器芯片接收74LS90芯片输出的8421BCD码信号，然后输出的共阴七段数码管进行显示。

关键词：进制计算、74LS90、CD4511、555定时器、多谐振荡器、下降沿信号

武汉理工大学《数字电子技术基础》课程设计说明书

目录

1. 方案分析与设计思路...........................................................................1 1.1 脉冲信号发生部分...........................................................................1 1.2 进制计算和时间校准部分...............................................................7 1.3 数码管显示部分.............................................................................12 2. 电路制作过程.....................................................................................16 2.1 所用元件与工具.............................................................................16 2.2 电路实物图.....................................................................................16 2.3 过程中出现的问题及解决方法.....................................................18 3. 调试与实践结果.................................................................................20 4. 心得体会.............................................................................................23 参考文献..................................................................................................24

武汉理工大学《数字电子技术基础》课程设计说明书

1.方案分析与设计思路

1.1 脉冲信号发生部分

本次课程设计是设计数字钟，其中作为核心部分的进制计算部分采用了74LS90芯片，该芯片是下降沿有效的工作方式，因此要通过脉冲信号发生部分产生1Hz的方波信号输入到进制计算部分的电路中。

通过网上的资料查询以及对于本学期所学知识的回顾，我们确定了如下的两种方案以及一种备选方案： 方案一：

通过网上的资料查询以及《高频电子线路》中所学的相关知识，我们的方案一使用了晶体振荡器来产生脉冲信号。在网上的参考资料中，通过晶体振荡器和

74LS00与非门芯片组合产生100kHz的脉冲信号（图1-1），再通过五片74LS90芯片组成一个105倍的降频器（图1-2）。

图1-1 基于100kHz晶体振荡器的脉冲发生电路

第 1 页 共 30 页

武汉理工大学《数字电子技术基础》课程设计说明书

图1-2 105倍降频器

根据网上的参考资料我们在Multisim13上进行了仿真（图1-3），由于在Multisim13中并无100kHz的晶体振荡器可供选择，因此选用1.5MHz的晶体振荡器进行一个测试，其中U3A作为整形缓冲级输出矩形波型号。仿真结果如图1-4所示，输出了1.5MHz的脉冲波形。

关于分频器：74LS90（引脚图如图1-5）是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。将输出QA与输入CP1相接，构成8421BCD码计数器（见表1-1），根据8421码0~9的对应编码可以发现当从9（1001B）转向0（0000B）时，Q3会从高电平转向低电平产生一个下降沿信号，而且Q3只在9转0时会产生高转低的情况，因此此信号可作为下一芯片的步进信号，构成一个10倍的降频，根据此原理将N片74LS90芯片相连就可以构成10N倍的降频器。

表1-1 74LS90功能表 输入 清0 R0(1) R0(2) 1 0 X 0 X 1 X 0 X 0 0 X X 0 ↓ 1 ↓ Q3 1 1 ↓ Q0 ↓ 1 Q0输出 Q3Q2Q1输出 Q3Q2Q1Q0输出 8421BCD码 Q3Q2Q1Q0输出 5421BCD码 不变 二进制计数 五进制计数 十进制计数 十进制计数 保持 置9 S9(1) S9(2) 0 X 1 X 0 1 X X 1 0 0 1 置9 时钟 CP0 CP1 X X Q3 0 输出 Q2 Q1 0 0 功能 Q0 0 清0 第 2 页 共 30 页

武汉理工大学《数字电子技术基础》课程设计说明书

图1-3 晶体振荡器脉冲电路仿真

图1-4 晶体振荡器电路输出的脉冲波形

第 3 页 共 30 页

武汉理工大学《数字电子技术基础》课程设计说明书

图1-5 晶体振荡器脉冲电路仿真

方案评价：由于在网上关于晶体振荡器电路相关原理的阐述并不是很详尽，而且在《高频电子线路》中对于晶体振荡器的介绍也不是很深入，所以尽管晶体振荡器具有很高的稳定性，但其不作为首选方案。

方案二：

在本学期的《数字电子技术基础》中对于555定时器有比较详细的介绍与学习，所以本课程的首选基于555定时器的多谐振荡器作为脉冲发生器。

在Multisim13中可以通过软件中的“电路导向”对555定时器做直接的搭建（见图1-6），根据本电路设计的需求选择输出1kHz的脉冲信号，输入1kHz的设定后软件给出相关的参数（见图1-7），根据软件所给的555定时器参数结合74LS90芯片组成了1Hz脉冲信号发生器电路（见图1-8），并得出了正确的仿真结果（见图1-9），根据公式f?进行验证。

方案评价：由于在《数字电子技术基础》中对于555定时器有比较深入的学习，对于其电路的构成比较熟悉，所有首选基于555定时器的多谐振荡器作为脉冲发生器。

第 4 页 共 30 页

1.43也可对Multisim13中的参数

(RA?2RB)C武汉理工大学《数字电子技术基础》课程设计说明书

图1-6 Multisim13电路导向

图1-7 555定时器电路直接搭建功能

第 5 页 共 30 页

武汉理工大学《数字电子技术基础》课程设计说明书

图1-8 1Hz脉冲信号发生器电路仿真

图1-9 脉冲发生器电路的仿真结果

第 6 页 共 30 页

武汉理工大学《数字电子技术基础》课程设计说明书

1.2 进制计算和时间校准部分

本部分电路分为进制计算与时间校准两个部分。

进制计算部分用6片74LS90组成，其中的两片组成24进制计数器，另外的四片两两组成60进制计数器：

①24进制计数器：两片74LS90的CP1都与Q0相连使用8421BCD码十进制 计数模式，控制个位的74LS90的CP0接收来自“分”的下降沿信号，而控制十位的74LS90的CP0接收来自个位的下降沿信号；两74LS90的R0（1）都接收来自控制个位的74LS90的Q2信号，而两74LS90的R0（2）都接收来自控制十位的74LS90的Q1信号；两片74LS90的S9（1）和S9（2）都与地相连。 选择此接线方式的原因：通过8421BCD码的规律可以看到，00~24中，只有当控制十位的74LS90输出2（0010B），控制个位的74LS90输出4（0100B）时，十位芯片的Q1和个位芯片的Q2才会同时为高电平，根据这个特点可是将它们分别于两个芯片的R0（1）和R0（2）相连，当23（0010 0011B)转向24（0010 0100B）的瞬间，两个芯片的R0端都会接收到高电平信号，对两片74LS90进行清0的操作，由于时间极短所以我们只会看到23转到00，这也就构成了24进制的计数器。

②60进制计数器：两片74LS90的CP1都与Q0相连使用8421BCD码十进制 计数模式，控制个位的74LS90的CP0接收来自上一级的下降沿信号，而控制十位的74LS90的CP0接收来自个位的下降沿信号；控制十位的74LS90的两个R0段分别与Q1和Q2相连，CP0与控制个位的74LS90的Q3相连。

选择此接线方式的原因：通过8421BCD码的规律可以看到，0~6的8421BCD码中，只有6（0110B）是Q1和Q2同时为高电平的，根据此特点可以将控制十位的74LS90的R0分别与Q1和Q2相连，这样就可以构成一个六进制的计数器；而控制十位的74LS90则是正常的十进制技术模式，Q3只在从9转向0时才会产生下降沿信号，将此信号与控制十位的74LS90的CP0相连，则可以通过这两片74LS90构成60进制的计数器。

第 7 页 共 30 页

武汉理工大学《数字电子技术基础》课程设计说明书

时间校准部分在进制计算部分的基础上进行改进。

通过网上的资料查询得出了第一种方案（见图1-10）：此方案是利用RS触发器以及74LS51与或非门（真值表见表1-2）来作为时间校准的器件。在这种校准电路中，“分”部分的60进制里控制个位的74LS90的CP0（图1-10中显示的是CP1）并不直接与上一级的Q2相连，而是通过一个RS触发器以及74LS51与或非门来传输，工作过程如下：

①当开关S1拨向S端时，S点接地为低电平，R悬空（TTL电路中输入端悬空做高电平处理），符合R+S=1的条件，这时根据RS触发器的特性方程

Qn?1?S?RQ，可得Qnn?1=1，而Qn?1为0，输入到74LS51与或非门中；由于

Qn?1=1所以上一级的Q2信号可以输入，而校时电路的秒脉冲信号无法输入，这

样就处于正常的数字钟计时状态，“时”部分的校准电路也是相同的原理。 ②当开关S1拨向R端时，R点接地为低电平，S悬空做高电平处理，符合R+S=1的条件，根据RS触发器的特性方程Q输入到74LS51与或非门中；由于Qn?1可得Q?S?RQ，

nn?1=0，而Qn?1为1，

n?1=0所以上一级的Q2信号不可以输入，而

校时电路的秒脉冲信号可以输入，这样就处于时间调整状态，CP0接收到1Hz的脉冲信号实现一秒一变，当跳转到自己想要是时间时将开关S1拨向S则又可以变回正常的数字钟计时状态，完成时间校准，“时”部分的校准电路也是相同的原理。

方案评价：本方案存在着一定的缺陷①“秒”不可调，只能实现“时”和“分”的调整②时间校准不方便，要一直等到符合自己需要的时间出现，最长需要等待59秒，时间调整的主动性略差，因此本方案不作为首选。

A 0 X 1 X

B X 0 1 X 表1-2 74LS51与或非门真值表 C D 0 X 0 X X 1 第 8 页 共 30 页

Y 0 X 0 X 0 X 1 1 武汉理工大学《数字电子技术基础》课程设计说明书

图1-10 基于RS触发器的时间校准电路

针对方案一的缺陷，我们基于其工作的思路重新设计了时间校准部分的电路（见图1-11）。该电路的工作原理是：①当开关S1拨向B端时，IN端口连接上一级的Q2信号可以输入到本级的CP0，此时处于正常的数字钟计时状态；②当开关S1拨向A端时，若按键S2没有按下，此时A端处于高电平状态；若按键S2按下，此时A端处于低电平状态；那么当按键S2被按下时就会出现从高电平向低电平转换的瞬间，也就产生了下降沿信号，并可以通过OUT端输出到CP0，而上一级的Q2信号不会通过OUT端输出到CP0，所以每按下按键S2一次，本级进制计算电路就会变化一次，这样就可以做到通过按键来自主地调整时间。

仿真结果如图1-13，Q0的初始状态为0V（低电平），当按键S5按下后CP0接收到下降沿信号使Q0的状态变为5V（高电平），接着按键S5弹起，Q0依旧保持5V，接着按键S5再次按下，CP0接收到下降沿信号使Q0的状态变为0V，最后按键S5弹起，Q0依旧保持0V。

方案评价：由于本方案解决了方案一的缺陷而且是自己设计的电路，所以更希望此方案能得到实践，找出其他的问题，因为方案二作为首选方案，总体电路见图1-12.

第 9 页 共 30 页

武汉理工大学《数字电子技术基础》课程设计说明书

图1-11 方案二时间校准核心电路

图1-12 方案二时间校准总电路

第 10 页 共 30 页

武汉理工大学《数字电子技术基础》课程设计说明书

图1-13 方案二时间校准功能仿真

第 11 页 共 30 页

武汉理工大学《数字电子技术基础》课程设计说明书

1.3 数码管显示部分

本设计中的数码管显示部分采用了常用的CD4511芯片（引脚图见图1-14）和七段共阴数码管的组合。CD4511是一片 CMOS BCD—锁存/7 段译码/驱动器，用于驱动共阴极 LED （数码管）显示器（引脚图见图1-15）的 BCD 码-七段码译码器，其功能表如表1-3，因此在正常工作的状态下，向A0~A3中输入8421BCD码后CD4511会将其译码后输出到Ya~Yg用以驱动共阴极七段数码管，0~9显示的仿真见图1-16(1)和图1-16(2)。

表1-3 CD4511功能表

第 12 页 共 30 页

武汉理工大学《数字电子技术基础》课程设计说明书

图1-14 CD4511引脚图

图1-15 共阴七段LED数码管引脚图

第 13 页 共 30 页

武汉理工大学《数字电子技术基础》课程设计说明书

图1-16(1) CD4511与共阴七段数码管组合仿真

第 14 页 共 30 页

武汉理工大学《数字电子技术基础》课程设计说明书

图1-16(2) CD4511仿真引脚图

本次电路设计采用分模块设计方案，显示部分作为一个模块单独设计，与进制计算部分以及供电部分的连接通过杜邦线进行连接，六片CD4511的D0~D3输入端分别与进制计算部分的六片74LS90的Q0~Q3连接，分别对“时”“分”“秒”的十位和个位进行显示，显示部分的总体仿真见图1-17。

图1-17 显示部分总体仿真

第 15 页 共 30 页

武汉理工大学《数字电子技术基础》课程设计说明书

2. 电路制作过程

2.1 所用元件与工具

工具：电烙铁、铁架、海绵、松香、钳子、尖嘴钳、焊锡、吸锡器、一字螺丝刀、函数信号发生器、示波器、万用表。

元件：1kΩ电阻、20kΩ可变电阻，50kΩ可变电阻、103电容以及74LS90、74LS32、CD4511、NE555P、各型号芯片座、七段共阴LED数码管、电池盒、5号干电池、开关、按键、PCB板、导线、排针、杜邦线、铜座、螺母。

2.2 电路实物图

图2-1 电路焊接完成图（正面）

第 16 页 共 30 页

武汉理工大学《数字电子技术基础》课程设计说明书

图2-2 电路焊接完成图（背面）

图2-3 最终实物图1

第 17 页 共 30 页

武汉理工大学《数字电子技术基础》课程设计说明书

图2-4 最终实物图2

第 18 页 共 30 页

武汉理工大学《数字电子技术基础》课程设计说明书

2.3 过程中出现的问题及解决方法

①在焊接完成后的调试中发现机遇555定时器的多谐振荡器并没有输出脉冲波形，经过多次检查后发现本应接在DIS端和THR端之间的50kΩ可变电阻错接在了RST端和THR端之间，重新焊接之后对两可变电阻的电阻值进行调整，然后再次对NE555P的OUT端进行检测，得出了与1kHz较为接近的频率（见图3-1），同时对分频器的各级输出也进行了测定（见图3-2与图3-3），由于经过两级分频后频率比较低，所以在示波器上并不能直接显示出频率值，只能看到波形。 ②在时间校准部分，可以通过开关可以比较成功的决定是上级74LS90的Q2信号还是按键信号输入到本级74LS90的CP0，但是在开关拨动的过程中，由于开关会产生机械抖动，因此传递的信号会产生信号波动现象，导致本级74LS90会产生不定次数的步进；同样的问题也会出现在按键上，当开关选择按键信号，按下按键进行时间校准时，理想情况是每按一下按键对应的部分会步进1次，而实际情况是在按下按键的过程中按键会出现机械抖动，从而导致本级74LS90也会产生不定次数的步进。回顾“进制计算和时间校准部分”的两个方案可以发现，虽然方案一具有不能主动调整时间而且调整时间的效率比较低下的问题，但是由于其采用的元件是RS触发器一般用来抵抗开关的抖动，因此它解决了方案二中开关和按键不能准确调整时间的缺陷。为了消除开关的接触抖动，可在机械开关与被驱动电路间接入一个基本RS触发器，如图2-5所示。S为 ＝0， R＝1，可得出A＝1， A＝0。当按压按键时，S＝1，R＝0，可得出 A＝0，A＝1，改变了输出信号A的状态。若由于机械开关的接触抖动，则R的状态会在0和1之间变化多次，若 R＝1，由于A＝0，因此G2门仍然是“有低出高”，不会影响输出的状态。同理，当松开按键时， S端出现的接触抖动亦不会影响输出的状态。因此，如图2-5所示的电路，开关每按压一次，A点的输出信号仅发生一次变化。

图2-5 基本RS触发器消除开关抖动

第 19 页 共 30 页

武汉理工大学《数字电子技术基础》课程设计说明书

3. 调试结果

①对于脉冲发生器部分的调试结果如图3-1、图3-2以及图3-3

图3-1 NE555P OUT端输出波形（约1kHz）

图3-2 10倍分频后的输出频率（约100Hz）

第 20 页 共 30 页

武汉理工大学《数字电子技术基础》课程设计说明书

图3-3 100倍分频后的输出波形（约10Hz）

②对于显示部分的调试：

正常计时状态下可以正常运行（见图3-4和图3-5），“秒”部分从“59”跳转到“00”，“分”部分从“22”跳转到“23”。

图3-4 正常计时状态

在校时状态下有一定的几率会出现步进不定的情况（见图3-5），“分”显示“31”时按键按下，“分”的显示直接跳转到“35”，并不只是一次步进，再次按下按键，“分”的显示跳转到“36”，正常的一次步进；相同的情况也会

第 21 页 共 30 页

武汉理工大学《数字电子技术基础》课程设计说明书

出现在“时”的校准上，有一定的几率出现非正常的步进情况，正常一次步进情况见图3-6，按下一次按键，“时”从“02”跳转到“03”。

图3-5 “分”校时过程

图3-6 “时”校时过程

第 22 页 共 30 页

武汉理工大学《数字电子技术基础》课程设计说明书

4. 心得体会

本人在2015-2016学年第二学期进行了《数字电子技术基础》课程的学习，对数字电子电路的基本概念和基本分析方法有了较为深入的了解，该课程强调工程观念和实践观念的建立，要求我们掌握常用仪器设备的使用和资料检索的技能，通过参加各项实践活动，掌握基本的芯片电路设计、安装、调试和测试技术，所以在本学期末我参与到了本次数字电子技术基础课程设计之中，通过对“数字钟的设计”这个项目的研究与实践，加深自己对各种芯片的的工作原理还有相关电路中设计的专业知识的巩固。

通过本次的课程设计，我们通过小组的协同努力，从一开始的小组讨论，到最后的实物检测，我们中间经历了不少的挫折，也付出了汗水，但是这些付出与我们从中的收获相比显得微不足道，本学期接受的《数字电子技术基础》的课程更多的是偏向于理论，而通过本次的课程设计使得我们可以更好地将所学的理论知识运用到现实生活和生产设计之中，也让我们对于《数字电子技术基础》的理论知识有了更深入更透彻的理解，对于所学知识的运用也有了一定的提升，同时我们也从错误之中学到了检测错误和纠正错误的方法，并意识到了团队合作的重要性，明白了1+1>>2的道理。对于如74LS90、74LS00、74LS32、CD4511、74LS51、NE555P等芯片的运行原理有了更加深入的了解，也知道了对于不认识的电子元件如何通过网上的资料查询和元件上的参数来了解该元件。

第 23 页 共 30 页

武汉理工大学《数字电子技术基础》课程设计说明书

参考文献

[1]印健健.基于74LS90数字电子钟逻辑电路的设计[J].电子科技,2013,17(072):003-004.

[2]伍时和.数字电子技术基础[M].北京：清华大学出版社，2009.

[3]汤德荣.浅谈用74LS90设计任意进制计数器[J].大众科技,2009,6(118):43. [4]黄红飞,陈亦兵.基于74LS162数字钟设计及时间校准研究[J].电子设计工程,2011,17(016):185-192.

[5]徐红霞.数字钟电路的设计[N].广东技术师范学院学报,2008(17).

第 24 页 共 30 页

武汉理工大学《数字电子技术基础》课程设计说明书

附件6：

本科生课程设计成绩评定表

姓 名 专业、班级 电子信息工程 班 性 别 课程设计题目：数字钟的设计 课程设计答辩或质疑记录： 1、问：该电路的设计思路是怎样的？大致的工作过程？ 答：该电路采用了模块化设计，包含有显示模块、进制计算与实践校准模块、脉冲发生模块以及供电模块。 2、问：你本人负责此次设计的什么工作？ 答：我负责进制计算模块、脉冲发生模块以及供电模块的设计以及电路板的制作，同时也对该电路进行了调试与修改，还有对相关资料的查询。 3、问：时间校准的功能能够实现吗？ 答：时间校准部分可以成功地进行操作并能看到校准的效果与变化，但是由于开关和按键本身的设计构造导致其在操作的过程中会产生机械抖动，对时间校准的稳定性有一定的影响，后来我们找到了其他的设计方案，运用基本RS触发器可以解决机械抖动的问题，不过两种方案各有所长，有利有弊。 评定项目 评分成绩 1．选题合理、目的明确（10分） 2．设计方案正确，具有可行性、创新性(20分) 3．设计结果（例如：硬件成果、软件程序）（20分） 4．态度认真、学习刻苦、遵守纪律（15分） 5．设计报告的规范化、参考文献充分（不少于5篇）（10分） 6．答辩（25分） 总 分 最终评定成绩（以优、良、中、及格、不及格评定）

武汉理工大学《数字电子技术基础》课程设计说明书

指导教师签字：

年 月 日

本文来源：https://www.bwwdw.com/article/e98a.html