实验一 逻辑门电路的基本参数及逻辑功能测试

更新时间:2023-12-07 06:38:01 阅读量: 教育文库 文档下载

说明:文章内容仅供预览,部分内容可能不全。下载后的文档,内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的,是否完整无缺。

电子与通信工程实验室 数字电子技术实验讲义 物理

实验一 逻辑门电路的基本参数及逻辑功能测试

一、实验目的

1、了解TTL与非门各参数的意义。 2、掌握TTL与非门的主要参数的测试方法。 3、掌握基本逻辑门的功能及验证方法。 4、学习TTL基本门电路的实际应用。 5、了解CMOS基本门电路的功能。 6、掌握逻辑门多余输入端的处理方法。

二、实验仪器 三、实验原理

(一) 逻辑门电路的基本参数

用万用表鉴别门电路质量的方法:利用门的逻辑功能判断,根据有关资料掌握电路组件管脚排列,尤其是电源的两个脚。按资料规定的电源电压值接好(5V±10%)。在对TTL与非门判断时,输入端全悬空,即全“1”,则输出端用万用表测应为0.4V以下,即逻辑“0”。若将其中一输入端接地,输出端应在3.6V左右(逻辑“1”),此门为合格门。 按国家标准的数据手册所示电参数进行测试:现以手册中74LS20二-4输入与非门电参数规范为例,说明参数规范值和测试条件。

TTL与非门的主要参数

空载导通电源电流ICCL(或对应的空载导通功耗PON) 与非门处于不同的工作状态,电源提供的电流是不同的。ICCL是指输入端全部悬空(相当于输入全1),与非门处于导通状态,

- 1 -

电子与通信工程实验室 数字电子技术实验讲义 物理

输出端空载时,电源提供的电流。将空载导通电源电流ICCL乘以电源电压就得到空载导通功耗PON ,即 PON = ICCL×VCC 。

测试条件:输入端悬空,输出空载,VCC=5V。

通常对典型与非门要求PON <50mW,其典型值为三十几毫瓦。 2、空载截止电源电流ICCh(或对应的空载截止功耗POFF)

ICCh是指输入端接低电平,输出端开路时电源提供的电流。空载截止功耗POFF为空载截止电源电流ICCH与电源电压之积,即 POFF = ICCh×VCC 。注意该片的另外一个门的输入也要接地。

测试条件: VCC=5V,Vin=0,空载。 对典型与非门要求POFF <25mW。

通常人们希望器件的功耗越小越好,速度越快越好,但往往速度高的门电路功耗也较大。

3、输出高电平VOH

输出高电平是指与非门有一个以上输入端接地或接低电平的输出电平。空载时,输出高电平必须大于标准高电压(VSH=2.4V);接有拉电流负载时,输出高电平将下降。

4、输出低电平VOL

输出低电平是指与非门所有输入端接高电平时的输出电平。空载时,输出低电平必须低于标准低电压(VSL=0.4V);接有灌电流负载时,输出低电平将上升。

5、低电平输入电流IIS(IIL)

IIS是指输入端接地输出端空载时,由被测输入端流出的电流值,又称低电平输入短路电流,它是与非门的一个重要参数,因为入端电流就是前级门电路的负载电流,其大小直接影响前级电路带动的负载个数,因此,希望IIS小些。

测试条件: VCC=5V,被测某个输入端通过电流表接地,其余各输入端悬空,输出空载。

- 2 -

电子与通信工程实验室 数字电子技术实验讲义 物理

通常典型与非门的IIS 为1.4mA。

6、电压传输特性

电压传输特性是指输出电压随输入电压变化的关系曲线Vo=f(Vi)。它能够充分地显示与非门的逻辑关系,即:

当输入Vi为低电平时,输出Vo为高电平; 当输入Vi为高电平时,输出Vo 为低电平,

在Vi由低电平向高电平过渡的过程中,Vo也由高电平向低电平转化。

通常对典型TTL 与非门电路要求VOH >3V(典型值为3.5V)、VOL <0.35V、VON =1.4V、VOFF=1.0V。

7、扇出系数N0

扇出系数N0是指输出端最多能带同类门的个数,它反映了与非门的最大负载能力。TTL 与非门有两种不同性质的负载,即灌电流负载和拉电流负载,因此有两种扇出系数,即低电平扇出系数NOL和高电平扇出系数NOH。通常IIH<IIL,则NOH>NOL,故常以NOL 作为门的扇出系数。扇出系数可用输出为低电平(≤0.35V)时的允许灌入的最大灌入负载电流IOmax 与输入短路电流IIS 之比求得,即N0= IOmax /IIS。一般N>8,被认为合格。

- 3 -

电子与通信工程实验室 数字电子技术实验讲义 物理

(二) 逻辑门电路的逻辑功能与使用

最基本的逻辑门可归结为与门、或门和非门。实际应用时,它们可以独立使用,但用的更多的是经过逻辑组合组成的复合门电路。目前广泛使用的门电路有TTL门电路和CMOS门电路。

1、TTL门电路 TTL门电路是数字集成电路中应用最广泛的,由于其输入端和输出端的结构形式都采用了半导体三极管,所以一般称它为晶体管-晶体管逻辑电路,或称为TTL电路。这种电路的电源电压为+5V,高电平典型值为3.6V(≥2.4V合格);低电平典型值为0.3V(≤0.45合格)。常见的复合门有与非门、或非门、与或非门和异或门。 有时门电路的输入端多余无用,因为对TTL电路来说,悬空相当于“1”,所以对不同的逻辑门,其多余输入端处理方法不同。

(1)TTL与门、与非门的多余输入端的处理 如图为四输入端与非门,若只需用两个输入端A和B,那么另两个多余输入端的处理方法是:

并联 悬空 通过电阻接高电平

并联、悬空或通过电阻接高电平使用,这是TTL型与门、与非门的特定要求,但要在使用中考虑到,并联使用时,增加了门的输入电容,对前级增加容性负载和增加输出电流,使该门的抗干扰能力下降;悬空使用,逻辑上可视为“1”,但该门的输入端输入阻抗高,易受外界干扰;相比之下,多余输入端通过串接限流电阻接高电平的方法较好。

(2)TTL或门、或非门的多余输入端的处理 如图为四输入端或非门,若只需用两个输入端A和B,那么另两个多余输入端的处理方法是:并联、接低电平或接地。

并联 接低电平或接地

(3)异或门的输入端处理

异或门是由基本逻辑门组合成的复合门电路。如图为二输入端异或门,一输入端为A,若另一输入端接低电平,则输出仍为A;若另一输入端接高电平,则输出为A,此时的异或

- 4 -

电子与通信工程实验室 数字电子技术实验讲义 物理

门称为可控反相器。

在门电路的应用中,常用到把它们“封锁”的概念。如果把与非门的任一输入端接地,则该与非门被封锁;如果把或非门的任一输入端接高电平,则该或非门被封锁。 由于TTL电路具有比较高的速度,比较强的抗干扰能力和足够大的输出幅度,在加上带负载能力比较强,因此在工业控制中得到了最广泛的应用,但由于TTL电路的功耗较大,目前还不适合作大规模集成电路。

2、CMOS门电路 CMOS门电路是由NMOS和PMOS管组成,初态功耗也只有毫瓦级,电源电压变化范围大+3V~+18V。它的集成度很高,易制成大规模集成电路。 由于CMOS电路输入阻抗很高,容易接受静电感应而造成极间击穿,形成永久性的损坏,因此,在工艺上除了在电路输入端加保护电路外,使用时应注意以下几点:

(1)器件应在导电容器内存放,器件引线可用金属导线、导电泡沫等将其一并短路。 (2)VDD接电源正极,VSS接电源负极(通常接地),不允许反接。同样在装接电路,拔插集成电路时,必须切断电源,严禁带电操作。

(3)多余输入端不允许悬空,应按逻辑要求处理接电源或地,否则将会使电路的逻辑混乱并损坏器件。

(4)器件的输入信号不允许超出电源电压范围,或者说输入端的电流不得超过10mA。 (5)CMOS电路的电源电压应先接通,再接入信号,否则会破坏输入端的结构,工作结束时,应先断输入信号再切断电源。

(6)输出端所接电容负载不能大于500pF,否则输出级功耗过大而损坏电路。 (7)CMOS电路不能以线与方式进行连接。

另外,CMOS门不使用的输入端,不能闲置呈悬空状态,应根据逻辑功能的不同,采用下列方法处理:

① 对于CMOS与门、与非门,多余端的处理方法有两种:多余端与其它有用的输入端并联使用;将多余输入端接高电平。如图所示。

- 5 -

本文来源:https://www.bwwdw.com/article/dugt.html

Top