（集成电路应用设计实验报告）计数、译码、显示电路实验

计数、译码、显示电路实验

一、实验器材（设备、元器件）:

1，数字、模拟实验装置（1台）； 2，数字电路实验板（1块）；

3，74LS90、74LS00芯片（各一片）； 4，函数信号发生器（1台）。

二、实验内容及目的：

1，熟悉和测试74LS90的逻辑功能；

2，运用中规模集成电路组成计数、译码、显示电路。

三、实验步骤：

1、利用数字电路实验装置测试74LS90芯片的逻辑功能 异步计数器74LS90为中规模TTL集成计数器，可实现二分频、五分频、十分频等功能，它由一个二进制计数器和一个五进制计数器构成，其外引脚图和功能表如下图所示：

异步：

输入 R0(1) R0(2) 输出

S9(1) S9(2) QA QB QC QD 1 1 X 1 1 X 0 X 1 X 0 1 0 0 1 0 0 0 0 0 0 0 0 置0 1 置9 同步：满足R0(1)?R0(2)?1，Sq(1)?Sq(2)?1时：

①CP1=CP，CP2=0时：二进制计数； ②CP1=0，CP2=CP时：五进制计数；

③CP1=CP，CP2=QA时：8421码二进制计数； ④CP1=QD,CP2=CP时：5421码十进制计数。

插好74LS90芯片，连好电源和接地端，计数脉冲由函数信号发生器提供，R0(1)、

R0(2)、S9(1)、S9(2)分别接逻辑开关，四个输出端接电平显示或数码管，按功能表拨动开关验证其结果。

2，设计一个显示星期的计数器，使之重复0——6的显示（用74LS90与74LS00实现）

利用反馈归零法可以使74LS90实现十以内的N进制计数器，即从0记到要设计的进制时使清零端R0(1)、R0(2)有效（同时为高电平），进而反馈清零。

此实验实现0——6显示，即设计七进制数，当计数器计到111时，用反馈清零法使之为000，故先将S9(1)、S9(2)接地，CP1接计数脉冲CP，CP2接QA，构成十进制数，再由于此只为七进制，故只用到QA、QB、QC，又用74LS00，故可使QC接QB、

QA与非后再和“1”与非后接R0(2)，使得当计数器计到111时，R0(1)、R0(2)实现

清零。由此连好电路，验证结果。

四、实验源码和结果：

利用74LS90与74LS00构成星期计数器

真值表：

CPA QC QB QA 0 1 2 3 4 5 6 7 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1

五、实验总结：

本文来源：https://www.bwwdw.com/article/dtd5.html