数电课程设计论文

实验名称：

Max+plusⅡ在数字电子技术中的应用

实验目的：

(1)学习软件的使用方法及VHDL程序的基本语法；

(2)用MAX+plusⅡ进行电路等的仿真。

实验仪器：

Max+plusⅡ系统仿真软件

软件介绍：

Max+plusⅡ是Alter公司开发的一款完全集成化得EDA工 具软件，它具有强大、界面友好、使用简便等优点。Max+plusⅡ支持原理图、硬件描述语言波形文件以及它们的混合设计作为输入，而且可以讲其编译并形成各种能够下载到可编程逻辑器件的数据文件，并能进行仿真的仿真模型文件。在进行功能仿真时，能产生精确的仿真 效果，以检查设计的可靠性。

一、MAX+plusⅡ软件的基本使用步骤

1．设计输入

点击新建图标弹出新建文件类型对话框。选取“Text Editor file”使用文本设计方法，在弹出的文本编辑器中输入VHDL语言是设计代码并存盘。

2. 新建一个项目

在编辑并保存VHDL程序后，准备对其编译前，一定要先将该VHDL程序所对应的文件指定为一个项目。新建一个项目的过程如下： 在主菜单中选择“File”→“Project”→“Name?”，打开项目名称选择对话框。在对话框“Directories”栏中，选择项目文件所在的文件夹，再在左边的“File”框里选中要建立项目的VHDL文件名，此时在“Project Name”框内将显示要建立项目的VHDL文件名，再点击“OK”，回到初始界面。至此，指定的VHDL程序就成为当前的项目了。

3.进行编译。修改错误

启动编译窗口的方法是选择主菜单“MAX+plusⅡ”的“Compiler”选项，此时会弹出 “Compiler”子窗口。其中“Start”是用来确定开始编译的按钮，点击“Start”按钮就会开始编译。

4.波形分析——仿真

波形仿真的目的是通过给定设计输入波形，观察输出波形，检查设计是否符合要求。

（1） 建立波形输入文件

① 点击新建按钮，打开新建文本对话框，选择“Waveform Editor File（.scf）”项，选择“OK”，就会出现波形编辑器窗口

② 点击节点“Node”选项，在下来菜单中选择“Enter Nodes from SNF?”选项，打开对话框。

单击“List”按钮，可在“Available Node & Groups”区看到设计中的输入/输出信号，单击按钮“=>”后可对这些信号进行观测。

③单击“OK”按钮，可看到波形编辑窗口中加入了输入/输出节点。 ④从菜单“File”中选择“Save”，保存波形文件。

(2)为输入信号建立输入波形

从菜单“File”中选择“End Time?”，再在“Option”中选择“Grid Size”，再在“View”中选择“Fit in window”，出现合适的波形编辑窗口。 将其保存，至此得到输入波形： 运行仿真器，进行时序仿真

从菜单“MAX+plusⅡ”选择“simulator”，打开仿真器。单击按钮“Start”，开始仿真，仿真完毕后，单击按钮“Open Scf”，就打开了仿真结果波形。

实验内容：

一、 门电路的仿真 1.输入与非门的VHDL描述：

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL; ENTITY nand2 IS

PORT(a, b : IN STD_LOGIC; y: OUT STD_LOGIC); END nand2;

ARCHITECTURE one OF nand2 IS BEGIN

y<= a nand b; END one;

仿真结果：2.非门的VHDL描述

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL; ENTITY hnot IS

PORT(a : IN STD_LOGIC;

y: OUT STD_LOGIC); END hnot;

ARCHITECTURE one OF hnot IS BEGIN

y<= not a; END one;

仿真结果：

二、3线-8线译码器的仿真 3线-8线译码器的VHDL描述

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL; ENTITY LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY decoder38 IS

PORT(a : IN STD_LOGIC_VECTOR(2 DOWNTO 0); y: OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END decoder38;

ARCHITECTURE one OF decoder38 IS BEGIN

PROCESS (a) BEGIN

CASE a IS

WHEN \

WHEN \ WHEN \ WHEN \ WHEN \ WHEN \ WHEN \ WHEN \ WHEN OTHERS =>null ; END CASE; END PROCESS; END one;

仿真结果:

三、8线-3线优先编码器的仿真

8线-3线优先编码器的VHDL描述

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL; ENTITY encoder83 IS

PORT( d : IN STD_LOGIC_VECTOR(7 DOWNTO 0);

encode: OUT STD_LOGIC_VECTOR(2 DOWNTO 0)); END encoder83;

ARCHITECTURE one OF encoder83 IS BEGIN

encode <= \

\ \ \ \ \ \ \ END one;

仿真结果：

本文来源：https://www.bwwdw.com/article/d5vf.html