Vivado安装、生成bit文件及烧录FPGA的简要流程

自己写的Vivado安装、生成bit文件及烧录FPGA的简要流程。适合初学Vivado的用户,没有ISE基础也可以看。

使用Vivado制作FPGA的简要流程

一、在Windows下安装XilinxVivadoDesignSuite：

1.1.XilinxVivadoDesignSuite

安装文件，解压后得到安装目录：

1.2.运行xsetup.exe文件，进入安装程序。如果提示要更新就直接点continue

关掉。

1.3.选一些根本看都不会看的Iagree.

自己写的Vivado安装、生成bit文件及烧录FPGA的简要流程。适合初学Vivado的用户,没有ISE基础也可以看。

1.4.选第二个或者第三个应该都可以。我感觉第三个看起来更加高大上一点，我就选了第三

个：

自己写的Vivado安装、生成bit文件及烧录FPGA的简要流程。适合初学Vivado的用户,没有ISE基础也可以看。

1.5.直接点next

：

1.6.

选择路径，稍等片刻就能安装完成：

自己写的Vivado安装、生成bit文件及烧录FPGA的简要流程。适合初学Vivado的用户,没有ISE基础也可以看。

1.7.安装完成后，在开始菜单找到XilinxDesignTools\Vivado2014.3文件夹，打开ManageXilinxLicenses

：

1.8.打开后选择左边的loadlicense选项卡：

自己写的Vivado安装、生成bit文件及烧录FPGA的简要流程。适合初学Vivado的用户,没有ISE基础也可以看。

1.9.点击copylicense，选中刚才安装目录中的crack文件夹中的license.lic：

自己写的Vivado安装、生成bit文件及烧录FPGA的简要流程。适合初学Vivado的用户,没有ISE基础也可以看。

1.10.至此Windows下的XilinxVivadoDesignSuite已经全部安装完成。

二、在服务器中使用Vivado生成bit文件：

2.0.由于综合和布局布线需要较好的硬件资源，所以本次流程中综合和布局布线在linux环境的服务器中完成。在linux环境中运行vivado请确保正确安装JVM，在Windows环境下图形界面流程完全一致。

2.1.在服务器上正确安装JVM

后执行以下指令：

2.2.执行“Vivado&”打开Vivado。注意Vivado会在你执行这条命令的目录下生成一些log信息，所以最好新建一个目录再打开Vivado：

自己写的Vivado安装、生成bit文件及烧录FPGA的简要流程。适合初学Vivado的用户,没有ISE基础也可以看。

2.3.点击CreateNewProject建立新的项目，在弹出的对话框中点Next

：

2.4.输入项目名称，然后再点击Next：

自己写的Vivado安装、生成bit文件及烧录FPGA的简要流程。适合初学Vivado的用户,没有ISE基础也可以看。

2.5.选择项目类型，因为我们要从RTL代码开始综合，因此选择RTLProject。下面的Donotspecifysourceatthistime的勾也可以打上。如果不打上，下一步会进入添加sourcefile

：

2.6.选择板子的型号，然后点击Next。本次流程使用Artix-7板子的具体型号如下：

自己写的Vivado安装、生成bit文件及烧录FPGA的简要流程。适合初学Vivado的用户,没有ISE基础也可以看。

2.7.再次确认一下板子型号有没有选对，然后点击Finish

完成项目创建工作：

2.8.右键DesignSources或者使用快捷键Alt+A开始添加Sourcefiles：

自己写的Vivado安装、生成bit文件及烧录FPGA的简要流程。适合初学Vivado的用户,没有ISE基础也可以看。

2.9.选择AddorCreateDesignSources，再点击Next

：

2.10.点击AddFiles可以一个个添加源文件，点击AddDirectories可以按目录添加源文件。在这里加入所有需要的.v文件和.h文件。完成后点击Finish：

自己写的Vivado安装、生成bit文件及烧录FPGA的简要流程。适合初学Vivado的用户,没有ISE基础也可以看。

2.11.如果刚才正确添加了源文件，在这个Sources窗口中，Vivado会自动加粗识别出来的topmodule

：

2.12.有时候难免软件也会有识别错误的时候，右键一个module，点击SetasTop可以手动将其变成topmodule：

自己写的Vivado安装、生成bit文件及烧录FPGA的简要流程。适合初学Vivado的用户,没有ISE基础也可以看。

2.13.右键Constrains，点击AddSources，在接下来弹出的窗口中选择AddorCreateConstrains后再点击Finish

来添加约束文件：

2.14.要注意的是Vivado使用的约束文件格式为xdc，和ISE的约束文件并不能通用，添加完成后点击Finish：

自己写的Vivado安装、生成bit文件及烧录FPGA的简要流程。适合初学Vivado的用户,没有ISE基础也可以看。

2.15.完成后，点击RunSynthesis，即可开始综合并生成网表文件：

自己写的Vivado安装、生成bit文件及烧录FPGA的简要流程。适合初学Vivado的用户,没有ISE基础也可以看。

2.16.右上角可以查看现在正在干什么，不开心了可以点Cancel，下面还可以看一些report和log

：

2.17.综合完成后，会弹出这样一个提示小窗口。如果没什么问题可以直接点击RunImplementation，在这里我们先点OpenSynthesizedDesign，看看有什么东西：

自己写的Vivado安装、生成bit文件及烧录FPGA的简要流程。适合初学Vivado的用户,没有ISE基础也可以看。

2.18.在这边可以看一些report

：

2.19.在右上角点ProjectSummary

可以看一下这次综合以后大约会占用多少板上资源：

2.20.如果没什么问题就可以点这里的RunImplementation来开始布局布线：

自己写的Vivado安装、生成bit文件及烧录FPGA的简要流程。适合初学Vivado的用户,没有ISE基础也可以看。

2.21.和综合的时候一样，右上角可以查看现在正在干什么，不开心了可以点Cancel，下面还可以看一些report和log

：

2.22.完成之后，在[project_name].runs/impl_1/这个目录下会生成

[top_module_name]_routed.dcp这个文件，继续点击generatebitfile即可生成bit

文件：

2.23.完成Implementation之后，可以查看ImplementedDesign，在这里可以看到板子上实际

资源的使用：

2.24.我们板子上有75块BlockRam，每块4KB，所以一共有300KB的BlockRam，上面的例子中调用了256KBRam，下图是同样的设计，调用96KBRam的资源使用报告，通过

自己写的Vivado安装、生成bit文件及烧录FPGA的简要流程。适合初学Vivado的用户,没有ISE基础也可以看。

两张图比对也可以证明板子的BlockRam资源总量确实是300KB（其实资源为337.5KB，但是这是9bits的BlockRAM位宽，若生成8bits的RAM则多出的1bit无法利用，故按byte设计的话实际可以利用资源为300KB）

：

三、使用Vivado制作FPGA：

3.1.打开Windows下的Vivado，点击OpenHardwareManager

：

3.2.在HardwareManager中点击Tools，再点击AutoConnect：

自己写的Vivado安装、生成bit文件及烧录FPGA的简要流程。适合初学Vivado的用户,没有ISE基础也可以看。

3.3.连接成功后就会在HardwareManager中看到板子的型号，右键点击板子，再点击ProgramDevice就可以烧录bit

文件：

3.4.如果要烧录eflash，首先在下面的TclConsole中，通过cd命令进入bit文件所在的目录，要注意的是，在Windows下的目录符是\，而在这里依然要用/作为目录符：

自己写的Vivado安装、生成bit文件及烧录FPGA的简要流程。适合初学Vivado的用户,没有ISE基础也可以看。

3.5.输入指令write_cfgmem-formatmcs-interfacespix4-size128-loadbit"up0xxx.bit"Untitled.mcs-force来生成mcs文件，其中xxx为你的bit

文件的名字：-file

3.6.右键板子，点击AddConfigurationMemoryDevice

：

3.7.选择正确的memory型号，点击ok：

自己写的Vivado安装、生成bit文件及烧录FPGA的简要流程。适合初学Vivado的用户,没有ISE基础也可以看。

3.8.选择正确的mcs文件，点击OK

即可：

3.9.至此即完成FPGAflash的烧录工作，流程全部完成，撒花~

本文来源：https://www.bwwdw.com/article/cx94.html