DSP复习资料

1.DSP芯片的特点: 采用数据总线和程序总线分离的哈佛结构; 采用多总线结构，可同时进行取指令和多个数据存取操作; 采用流水线技术; 配有专用的硬件乘法-累加器; 具有特殊的DSP指令; 快速的指令周期; 硬件配置强; 支持多处理器结构; 省电管理和低功耗DSP芯片的分类:按基础特性:静态DSP芯片和一致性DSP芯片;按用途通用型DSP芯片和专用型DSP芯片;按数据格式定点DSP和浮点DSP; 发展趋势DSP内核结构进一步改善; 存储器构架; SOC; 实时; 嵌入式的趋势

2.流水线操作:概念指各条指令以机器周期为单位，相差一个时间周期而连续并行工作的情况。六个操作阶段预取指P; 取指F;译码D;寻址A;读数R;执行X；引入的好处:减少指令执行时间，增加处理器的处理能力; 产生冲突原因及解决方法: 一.CPU访问DARAM会发生流水冲突的情况：同时从同一存储块中取指令和读操作数；同时对同一存储块进行写操作和读第二操作数。CPU可通过写操作延迟一个周期，或通过插入一个空操作来解决流水线冲突; 二.流水线允许CPU多条指令同时寻址CPU资源，当一个CPU资源同时被一个以上流水线级访问时，可能导致时序上的冲突，其中，有些冲突可以由CPU通过延迟寻址的方法自动解决，由些需要安排指令或者插入空操作NOP指令加以解决。利用保护性MMR的指令，自动插入等待周期，也可以避免发生冲突。

3.程序存存储空间的划分和配置：192K字的存储空间: 程序、数据、I/O存储空间;

( 1 ) 程序存储空间定义在片内还是片外是由MP\\MC和OVLY决定的。 MP\\MC=1称为微处理器模式4000~FFFFH片外存贮器

MP\\MC=0,称为微计算机模式4000~EFFFH片外存贮器 FF00~FFFFH片上存贮器 OVLY为决定0000H~3FFFH程序存贮空间的片外、片外分配控制。

OVLY=1,0000H~007FH保留，程序无法占用，0080H~3FFFH片内DARAM. OVLY=0,0000H~3FFFFH片外程序存贮空间。 （2）数据存贮空间片内、片外存贮器统一编址，

0000H~007FH特殊功能寄存器，0080H~3FFFH片内DARAM数据存贮空间 4000H~EFFFH片外数据存贮空间, F000H~FFFFH由DROM位控制 DROM=1,F000H~FEFFH只读存贮空间，EF00H~FFFFH保留。 DROM=0,F000H~FEFFH片外数据存贮空间。

4.串行口分类：标准同步串行口SP 特点： SP是一个高速、全双工、双缓冲的串行口，提供了与编码器、A/D转换器等串行设备之间的通信。C54中有多个串行口时，相同但独立，每个串行口都能以1/4机器周期频率工作。同步串口发送器与接收器是双向缓冲的，由可屏蔽的外部中断信号单独控制，数据可按字节或字传送。

缓冲同步串行口BSP 特点：在sp的基础上增加了一个自动缓冲单元ABU，且以机器周期频率计时。ABU的功能：利用专用总线，控制串行口直接与’C54x的内部存储器进行数据交换。它是全双工和双向缓冲的，以提供灵活的数据串长度

时分多路串行口TDM 特点;TDM是一个允许数据时分多路的同步串行接口。既能工作在同步方式，也能工作在TDM方式。

多路缓冲串行口 McBSP 特点：① 串行口的接收、发送时钟既可由外部设备提供，又可由内部时钟提供；② 帧同步信号和时钟信号的极性可编程；③ 信号的发送和接收既可单独运行，也可结合在一起配合 工作；④ McBSP的串行口可由CPU控制运行，也可以脱离CPU通过直接内存的读取操作来单独运行； ⑤ 具有多通道通信能力，可达128个通道；⑥ 数据的宽度可在8、12、16、20、24和32位中选择，并 可对数据进行A律和?律压缩和扩展

5.七种寻址方式//立即寻址:LD #F180，A 特点：指令中含有一个固定的立即数，运行速度较快，但需占用程序存储空间，并且数值不能改变。用途：用于表示常数或对寄存器初始化.

//绝对寻址:MVKD EXAM1，*AR5;LD *(DATA),A 特点：指令中包含一个固定的16位地址，能寻址所有数据存储空间，但运行速度慢，需要较大的存储空间。 用途：用于对速度要求较低的场合.

//累加器寻址:READA Smem;WRITA Smem将累加器的内容作为地址去访问程序存储单元，即将累加器中的

内容作为地址，用来对存放数据的程序存储器寻址。 用途：用于完成程序存储空间与数据存储空间之间的数据传输

//直接寻址 :ADD @X,A 特点：① 所寻址数据存储器的16位地址是由DP或SP与7位偏移地址dmad构成;② 可在单周期寻址128个单元； ③ 寻址速度快，能进行流水线并行操作。用途：主要用于要求运算速度较快的场合。[当CPL=0时，数据存储器16位地址由DP(9位)和偏移地址dmad构成；当CPL=1时，数据存储器16位地址由SP加偏移地址dmad构成。]

//间接寻址:STM #1K,BK 特点：通过辅助寄存器和辅助寄存器指针来寻址数据空间存储单元，并自动实现增量、减量、变址寻址、循环寻址，共有16种修正地址的方式。用途：用于需要按固定步长寻址的场合。 //存储器映像寄存器寻址:LDM MMR，dst 特点：① 寻址速度快，对MMR执行写操作开销小；②可直接利用MMR的名称快速访问数据存储空间的0页资源；③只能寻址数据空间的0页单元.用途：主要用于不改变DP、SP的情况下，修改MMR中的内容。

//堆栈寻址：PSHD Smem;PSHM MMR;POPD Smem;

POPM MMR;堆栈：当发生中断或子程序调用时，用来自动保存PC内容以及保护现场或传送参数.堆栈寻址：利用SP指针，按照先进后出的原则进行寻址.当进栈操作时，SP先减小，然后数据进入堆栈;当出栈操作时，数据先出栈，然后SP增加。

计算y=错误！未找到引用源。。

.title “example.asm” .mmregs

STACK .usect “STACK”,10H ：为栈堆指定空间

.bss a,4 ：为变量分配9个字的空间 .bss x,4 .bss y,1 .def start .data

table: .word 1,2,3,4 ：变量初始化 .word 8,6,4,2 .text

start: STM #0,SWWSR ：插入0个等待状态 STM #STACK+10H,SP ：设置栈堆指针 STM #a,AR1 ：AR1指向a

RPT #7 ：移动8个数据 (2*4-1) MVPD table,*AR1+ ：程序储存器到数据存储器 CALL SUM ：调用SUM子程序 end: B end

SUM:STM #a,AR3 ：子程序执行 STM #x,AR4

RPTZ A,#3 (4-1) MAC *AR3+,*AR4+,A STL A,@y RET .end

1.CPU结构和每一部件功能：CPU采用先进的多总线结构,通过1组程序总线、3组数据总线和4组地址总

线来实现:40位算术逻辑运算单元ALU; 2个40位的累加器A和B（ACCA\\ACCB）; 桶形移位寄存器; 17*17位乘法器；40位加法器；各种CPU寄存器; 比较,选择,存储单元CSSU; 指数编码器;

部件功能：ALU和2个40位累加器：可完成宽范围的算术逻辑运算；累加器A和B：存放从ALU或乘法器/加法器单元输出的数据，也能输出到ALU或乘法器/加法器中；桶形移位寄

存器：主要用于累加器或数据区操作数的定标，它能将输入数据进行0~31位的左移和0~16位的右移；17×17位并行乘法器，与40位专用加法器相连,可用于进行非流水线的单周期乘法-累加运算。 比较、选择、存储单元（CSSU）：CSSU单元主要完成累加器的高阶位与低阶位之间最大值的比较，即选择累加器中较大的字，并存储在数据存储器中。指数编码器，是一个支持单周期指令EXP的专用硬件。可以在一个周期内计算40位累加器数值的指数。

2.HPI接口：HPI接口通过HPI控制寄存器（HPIC）、地址寄存器（HPIA）、数据锁存器（HPID）和HPI内存块实现与主机通信。HPI两种工作方式:1.共用寻址方式(SAM)主机和C54x都能寻址HPI存储器。如有冲突，主机优先级高,C54x等一个周期。2.仅主机寻址方式(HOM):只能主机寻址，C54x复位状态。 3.定时器是一个带有4位预分频器的16位可软件编程减法计数器,每来1个时钟周期自动减1，当计数器减到0时产生定时中断,通过编程设置特定的状态可使定时器停止、恢复运行、复位或禁止; 定时器由TIM、PRD、TCR三个寄存器组成,TIM在数据存储寄存器中的地址为0024H,是减一计数器,PRD地址为0025H，存放时间常数,TCR地址为0026H，存贮定时器的控制与状态位。定时设定寄存器TIM、定时周期寄存器PRD、定时控制寄存器TCR定时中断的周期：

CLKOUT×（TDDR＋1）×（PRD＋1） 时钟周期 分频系数 时间常数

4.TMS320C54x共有4组8条16位总线

1条程序总线（PB）：传送取自程序存储器的指令代码和立即操作数。

3条数据总线（CB、DB、EB）：CB和EB传送从数据存储器读出的操作数；EB传送写到存储器中的数据。

4条地址总线（PAB、CAB、DAB、EAB）传送相应指令所学要的代码。

5.中断系统：软件中断—— 由程序指令产生的中断。 如：INTR、TRAP或RESET。硬件中断:由外围设备信号产生的中断。中断系统是DSP应用系统实现实时操作和多任务多进程操作的关键部分。

6.区分循环寻址和位倒序寻址的区别和联系？循环缓冲器实现的关键是循环寻址的实现，在卷积、相关和FIR滤波等许多算法中，都需要在存贮器中实现一个循环缓冲器。当新的数据来到时，缓冲器就会覆盖最早的数据。大小为R的循环缓冲器必需从一个N位边界开始，也就是说，循环缓冲器基地址的最低位N位必须为0。位倒序寻址提高了执行速度和在FFT算法的程序中使用存贮器的效率。在这种寻址方式中，AR0存放的整数N是FFT点数的一半，一个辅助寄存器指向一个数据存放的物理单元。当使用位倒序寻址方式吧AR0加到辅助寄存器中时，地址以倒序的方式产生，即进位是从左向右。而循环缓冲器的有效基地址就是用户选定的辅助寄存器（ARx）的第N位置0后所得的置。

7.指令系统：指令共205条 并行操作指令可分为： 并行装载和存储指令2 并行存储和加/减指令 2并行

装载和乘法指令4 并行存储和乘法指令 5 重复操作指令共5条。按指令的功能可分成六大类：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、并行操作指令、重复操作指令

8. 汇编文件：汇编格式一般包含标号区、助记符区、操作数区和注释区4部分汇编器每行最多200个字符 9.COFF目标文件都包含以下3种形式的段：.text 段(文本段)，通常包含可执行代码；.data 段(数据段)，通常包含初始化数据；.bss 段(保留空间段)，通常为未初始化变量保留存储空间。

10.● MEMORY伪指令——用来定义目标系统的存储器配置空间，包括对存储器各部分命名，以及规定它们的起始地址和长度。● SECTIONS伪指令——用来指定链接器将输入段组合成输出段方式，以及输出段在存储器中的位置，也可用于指定子段。

11.中断向量是如何形成的？是如何申请软中断？复位向量地址？

TMS320C54x中，中断向量地址由PMST寄存器中的9位中断向量地址指针IPTR和左移2位后的中断向量序号（中断向量为0-31，左移2位后变成7位）组成。

当软中断请求时，一般为以下情形 1)INTR 2）TRAP 3)RESET

复位时，IPTR位置全置一（IPTR=1FFH），并按此值将复位中断向量映射到程序存储器的511页空间。所以硬件复位后，程序地址总是PC=1111 1111 1000 0000B=0FF80H,即总是从0FF80H开始执行程序。

乘和

.title “example.asm” .mmregs

stack .usect “STACK”,10h .bss a,4 .bss x,4 .bss y,1 .def start .data table: .word 1,2,3,4 .word 8,6,4,2 .text

start: STM #0,SWWSR STM #STACK+10h,SP STM #a,AR1 RPT #7

MVPD table,*AR1+ CALL SUM end: B end SUM: STM #a, AR3 STM #x, AR4 RPTZ A, #3

MAC *AR3+,*AR4+,A STL A,@ y RET .end

对数组进行初始化，使x[8]={0,0,0,0,0,0,0,0}。 .bss x, 8 STM #x, AR1 LD #0, A

RPT #7 STL A,*AR1+ 对数组x[8]中的每一元素加1。 .bss x,8 ;设置数组空间

begin:

LD #1,16,B ;立即数1送入BH

STM #7,BRC ;设置重复次数,BRC=7，循环8次 STM #x,AR4 ;数组首地址x送入AR4 RPTB next-1 ;设置循环结束地址

ADD *AR4,16,B,A ;数组数据左移16位与BH相加 STH A,*AR4+ ;存入数组结果，并修改地址 next: LD #0,B ;B清0

对数组的初始化后再对每个元素加1 .title “zh7.sam” .mmergs

STACK .usect “STACK”,10h

.bss x,5 .def start

.text

Start: STM #x,AR1 LD #2H,A PRT #4

STL A,*AR1+

LD #1,16,B STM #4,BRC STM #x,AR4 RPTB next-1 ADD *AR4,16,B,A

STH A,*AR4+

Next: LD #0,B End: B end .end

区分循环寻址和位倒序寻址的区别和联系？循环缓冲器实现的关键是循环寻址的实现，在卷积、相关和FIR滤波等许多算法中，都需要在存贮器中实现一个循环缓冲器。当新的数据来到时，缓冲器就会覆盖最早的数据。大小为R的循环缓冲器必需从一个N位边界开始，也就是说，循环缓冲器基地址的最低位N位必须为0。位倒序寻址提高了执行速度和在FFT算法的程序中使用存贮器的效率。在这种寻址方式中，AR0存放的整数N是FFT点数的一半，一个辅助寄存器指向一个数据存放的物理单元。当使用位倒序寻址方式吧AR0加到辅助寄存器中时，地址以倒序的方式产生，即进位是从左向右。而循环缓冲器的有效基地址就是用户选定的辅助寄存器（ARx）的第N位置0后所得的置。

CPU采用先进的多总线结构,通过1组程序总线、3组数据总线和4组地址总线来实现:40位算术逻辑运算单元ALU; 2个40位的累加器A和B（ACCA\\ACCB）; 支持-16~31位移位范围的桶形移位寄存器; 能完成乘法-加法运算的乘法累加器(17*17)MAC;16位暂存寄存器T; 16位转移寄存器TRN; 比较,选择,存储单元CSSU; 指数编码器; CPU状态和控制寄存器;

存储器192K字的存储空间: 程序存储空间、数据存储空间、I/O存储空间; 片内ROM：主要存放固化程序和系数表。一般构成程序存储空间; DARAM和SARAM映射到数据存储空间用来存储数据;程序存储空间

的配置当MP/ MC=0(是否使用内部存储器)时，称为微计算机模式。4000H~EFFFH程序存储空间定义为片外存储器；F000H~FEFFH程序存储空间定义为内部ROM；FF00H~FFFFH程序存储空间定义为片上存储器。当MP/ MC=1时,称为微处理器模式.4000H~FFFFH程序存储空间定义为片外存储器.当OVLY= 0(是否使用内部RAM)时，程序存储空间不使用内部RAM。 0000H~3FFFH全部定义为片外程序存储空间.当OVLY= 1时，程序存储空间使用内部RAM. 0000H~007FH保留，程序无法占用； 0080H~3FFFH定义为片内DARAM。数据存储空间的配置数据存贮空间片内、片外存贮器统一编址，0000H~007FH为特殊功能寄存器空间，0080H~3FFFH为片内DARAM数据存储空间，4000H~EFFFH为片外数据存储空间 ，F000H~FFFFH由DROM位控制数据存储空间的片内和片外分配。DROM=1,F000H~FEFFH定义只读存贮空间，EF00H~FFFFH保留。DROM=0,F000H~FEFFH定义片外数据存贮空间。I/OBIO：用来监控外部设备的运行状态。XF：用于程序向外设传输标志信息。

主机接口HPI两种工作方式:1.共用寻址方式(SAM)主机和C54x都能寻址HPI存储器。如有冲突，主机优先级高,C54x等一个周期。2.仅主机寻址方式(HOM):只能主机寻址，C54x复位状态。中断:软件中断(由程序指令产生的中断) INTR、TRAP或RESET。;硬件中断(由外围设备信号产生的中断) 硬 件

1、DSP芯片的发展概况

DSP芯片诞生于20世纪70年代末，至今已经得到了突飞猛进的发展，并经历了以下三个阶段：

第一阶段，DSP的雏形阶段（1980年前后）。1978年AMI公司生产出第一片DSP芯片S2811。 第二阶段，DSP的成熟阶段（1990年前后）。这个时期的DSP器件在硬件结构上更适合数字信

号处理的要求，能进行硬件乘法、硬件FFT变换和单指令滤波处理，其单指令周期为80~100ns

第三阶段，DSP的完善阶段（2000年以后）。这一时期各DSP制造商不仅使信号处理能力更加

完善,而且使系统开发更加方便、程序编辑调试更加灵活、功耗进一步降低、成本不断下降。这一时期的DSP运算速度可达到单指令周期10ns左右，可在Windows环境下直接用C语言编程,使用方便灵活，使DSP芯片不仅在通信、计算机领域得到了广泛的应用，而且逐渐渗透到人们日常消费领域。

2、DSP芯片的特点

1．采用哈佛结构：DSP芯片普遍采用数据总线和程序总线分离的哈佛结构或改进的哈佛结构,比传统

处理器的冯·诺伊曼结构有更快的指令执行速度。

2．采用多总线结构 ：DSP芯片都采用多总线结构，可同时进行取指令和多个数据存取操作，并由辅

助寄存器自动增减地址进行寻址，使CPU在一个机器周期内可多次对程序空间和数据空间进行访问，大大地提高了DSP的运行速度。

3．采用流水线技术

4. 配有专用的硬件乘法-累加器

5. 具有特殊的DSP指令：例如专门用于完成系数对称的FIR滤波器和LMS算法 6．快速的指令周期：指令周期可在20ns以下

7．硬件配置强 8．支持多处理器结构

9．省电管理和低功耗 ：DSP功耗一般为0.5~4W 3、DSP芯片的分类 1．按基础特性分类

这种分类是依据DSP芯片的工作时钟和指令类型进行的。可分为静态DSP芯片和一致性DSP芯片

（即两个芯片的指令集和相应的机器代码及管脚结构相互兼容）

2. 按用途分类

按照用途，可将DSP芯片分为通用型和专用型两大类。

通用型DSP芯片：一般是指可以用指令编程的DSP芯片，适合于普通的DSP应用，具有可编程性

和强大的处理能力，可完成复杂的数字信号处理的算法。

专用型DSP芯片：是为特定的DSP运算而设计，通常只针对某一种应用，相应的算法由内部硬件

电路实现，适合于数字滤波、FFT、卷积和相关算法等特殊的运算。

3．按数据格式分类

根据芯片工作的数据格式，按其精度或动态范围，可将通用DSP划分为定点DSP和浮点DSP

两类。若数据以定点格式工作的——定点DSP芯片。若数据以浮点格式工作的——浮点DSP芯片。

4、C54x的中央处理器CPU：’C54x的CPU采用了流水线指令执行结构和相应的并行结构设计，使其能在

一个指令周期内，高速地完成多项算术运算。

① 40位算术逻辑运算单元ALU② 2个40位的累加器A和B（ACCA\\ACCB）；

③ 支持-16~31位移位范围的桶形移位寄④ 能完成乘法-加法运算的乘法累加器MAC；⑤ 16位暂存寄存器T；⑥ 16位转移寄存器TRN；⑦ 比较、选择、存储单元CSSU；⑧ 指数编码器；⑨ CPU状态和控制寄存器。

5、流水线操作：流水线操作是指各条指令以机器周期为单位，相差一个时间周期而连续并行工作的情况。 六个操作阶段① 预取指P; ② 取指F;③ 译码D; ④ 寻址A; ⑤ 读数R; ⑥ 执行X

① 双寻址存储器的流水线操作：DARAM分成若干个独立的存储器块，CPU可以在单个周期内对其访问

2次。

CPU访问DARAM会发生流水冲突的情况： 一、 同时从同一存储块中取指令和读操作数；

当发生流水冲突时，CPU可通过写操作延迟一个周期，或通过插入一个空操作来解决流水线冲突。 二、 同时对同一存储块进行写操作和读第二操作数。 ② 单寻址存储器的流水线操作

单寻址存储器：CPU在单个周期内对每个存储器块访问一次。 有时序冲突的操作: CPU同时访问两次同一个存储器块。 解决办法: 将第二次寻址操作自动延迟到下一个周期。 6、’C54x的存储空间

’C54x共有192K字的存储空间，分成3个相互独立可选择的存储空间：程序存储空间、数据存储空

间、I/O存储空间

所有’C54x芯片都含有片内RAM和ROM。

片内ROM：主要存放固化程序和系数表。一般构成程序存储空间，也可以部分地映射在数据存储空间。 DARAM和SARAM既可以被映射到数据存储空间用来存储数据，也可以映射到程序空间用来存储程序代

码。

7、’C54x的片内外设：’C54x器件除了提供哈佛结构的总线、功能强大的CPU以及大容量的存储空间外，

还提供了必要的片内外部设备。

① 通用I/O引脚 ② 定时器 ③ 时钟发生器 ④ 主机接口HPI ⑤ 串行通信接口 ⑥ 软件可编程等待状态发生器 ⑦ 可编程分区转换逻辑

一：主机接口HPI ：主机接口HPI是’C54x芯片具有的一种8位或16位的并行接口部件，主要用于DSP

与其他总线或主处理机进行通信。

主机可以通过HPI直接访问CPU的存储空间，包括存储器映像寄存器。

二、串行通信接口 ：四种串行口： 标准同步串行口SP

缓冲同步串行口BSP：增加了一个自动缓冲单元ABU。ABU的功能：利用专用总线，控制串

行口直接与’C54x的内部存储器进行数据交换。

时分多路串行口TDM TDM是一个允许数据时分多路的同步串行接口。既能工作在同步

方式，也能工作在TDM方式。

多路缓冲串行口 McBSP

三、定时器 ：’C54x的定时器是一个带有4位预分频器的16位可软件编程减法计数器。

定时中断的周期：

CLKOUT×（TDDR＋1）×（PRD＋1）

时钟周期 分频系数 时间常数

四、 软件中断——由程序指令产生的中断。 硬件中断—— 由外围设备信号产生的中断。 软 件

1、’C54x的指令系统包含助记符指令和代数指令两种形式。

2、DSP汇编指令包括汇编语言指令、汇编伪指令、宏指令、链接指令。 ’C54x的指令系统共有129条基本指令，按指令的功能可分成六大类：

数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、并行操作指令、重复操作指令 3、寻址方式

’C54x有7种基本的数据寻址方式

立即寻址、绝对寻址、累加器寻址、直接寻址、间接寻址、存储器映像、寄存器寻址、堆栈寻址 举例：

立即寻址：LD #F180，A ；将立即数F180加载到A，“#”,表示是一个立即数,以区别于地

址

特点：指令中含有一个固定的立即数，运行速度较快，但需占用程序存储空间，

并且数值不能改变。

用途：用于表示常数或对寄存器初始化。

绝对寻址：1、指令中含有所要寻找的操作数的16位存储单元地址。16位地址表示形式： ① 地址标号，如：TABLE；② 16位符号常量，如：89AB、1234。

MVKD EXAM1， * AR5；将数据存储器EXAM1地址单元中的数据复制到AR5寄

存器所指向的数据存储单元中。

特点：指令中包含一个固定的16位地址，能寻址所有数据存储空间，但运行速度慢， 需要较大的存储空间。 用途：用于对速度要求较低的场合

2、端口（PA）寻址 ：用一个符号或一个数字来确定外部I/O端口的地址。

PORTR FIFO， * AR5； 把一个数从端口为FIFO的I/O口复制到AR5寄存

器所指向的数据存储单元中。

3、*(1k)寻址

累加器寻址：将累加器的内容作为地址去访问程序存储单元，即将累加器中的内容作为地址，用来

对存放数据的程序存储器寻址。

用途：用于完成程序存储空间与数据存储空间之间的数据传输 只有两条指令：READA、WRITA 直接寻址 : 利用数据指针DP和堆栈指针SP寻址

所要寻址的数据存储器16位地址是由基地址和偏移地址构成。 直接寻址标识：① 变量前加@，如@x；② 在偏移量前加@，如@5。 直接寻址特点：

① 所寻址数据存储器的16位地址是由DP或SP与7位偏移地址dmad构成； ② 可在单周期寻址128个单元；

③ 寻址速度快，能进行流水线并行操作。 用途：主要用于要求运算速度较快的场合。

间接寻址:是根据辅助寄存器(AR0~AR7)给出的16位地址进行寻址。

单操作数寻址

* ARx *ARx- * ARx+ * +ARx *ARx-0B 地址=ARx ARx的内容为数据存储器地址 地址寻址结束后，ARx地址减1 =Arx;ARx=ARx-1 地址寻址结束后，ARx地址加1。 =Arx;ARx=ARx+1 ARx=ARx+1;地址ARx中的地址加1后，再寻址。 =ARx 地址=ARx 寻址结束后，用位倒序进位ARx=B(ARx-AR0) 的方法从ARx中减去AR0的值。 特殊的间接寻址功能：DSP独有的寻址方式

一、(1) 循环寻址长度为R的缓冲区必须从N位地址的边界开始，即循环缓冲区基址

的N个最低有效位必须为0。缓冲区长度R=31, 若2N>32, 则N=6。

缓冲区开始的地址：xxxx xxxx xx00 0000B 缓冲区长度R=32装入循环缓冲长度寄存器BK中 （2）位码倒序寻址：根据二进制递增码，按其位码倒序的规律进行寻址。根据FFT

算法进行转换，按转换顺序将X(0)、X(8) 、X(4)、…、 X(15)的转换结果存入数据存储器。

双操作数寻址：用于完成执行2次读操作或者1次读和1次的并行存储操作（用‖表示）。 间接寻址特点：通过辅助寄存器和辅助寄存器指针来寻址数据空间存储单元，并自动实现

增量、减量、变址寻址、循环寻址，共有16种修正地址的方式。

用途：用于需要按固定步长寻址的场合。 存储器映像寄存器寻址

MMR寻址特点：① 寻址速度快，对MMR执行写操作开销小；

② 可直接利用MMR的名称快速访问数据存储空间的0页资源； ③ 只能寻址数据空间的0页单元。

用途：主要用于不改变DP、SP的情况下，修改MMR中的内容。 堆栈寻址：利用SP指针，按照先进后出的原则进行寻址。 当进栈操作时，SP先减小，然后数据进入堆栈； 当出栈操作时，数据先出栈，然后SP增加。 常用指令：

PSHD Smem ;将Smem中的数据压入堆栈

PSHM MMR ;将MMR中的数据压入堆栈 POPD Smem ;将数据从栈顶弹至Smem中 POPM MMR ;将数据从栈顶弹至MMR中

堆栈寻址：堆栈：当发生中断或子程序调用时，用来自动保存PC内容以及保护现场或传送参数。

06—07学年第2学期 《DSP原理与应用》试题（C卷） (适用于04级信息工程专业本（1＋3）科学生，闭卷考试 时间120分钟)

一、选择题（共10题，每题2分，共20分）

1．目前市场上最大的DSP生产厂商是 ( )

A、Motorola B、TI C、Zilog D、ADI 2．TMS320C6000系列的主要应用领域为 （ ）

A、测控领域 B、无线通信设备 C、有线通信设备 D、无线基站

3．溢出方式标志位OVM=0且运算溢出，若为正溢出，则ACC中的值为（ ）

A、7FFF FFFFh B、8000 0000h C、FFFF FFFFh D、正常溢出

4．看门狗定时器时钟频率是CPU时钟频率的 （ ）

A、1/128倍 B、1/256倍 C、1/512倍 D、1/1024倍

5．事件管理器中通用定时器的输入外部时钟TCLKINA/B，最高频率是CPU时钟频率的 （ ）

A、1/4 B、1/8 C、1/16 D、1/24 6．DSP系统开发的硬件实现中，元件选择属于 （ ）

A、系统分析 B、系统综合 C、技术指标 D、确定方案 7．仿真系统中，主机通过仿真器与目标系统的（ ）接口相连。

A、JTAG B、PCI C、并口 D、USB接口 8．下列段不属于COFF目标文件的是 （ ）

A、.text B、.data C、.bss D、.prj

9．目标文件的.bss段对应的虚拟的目标存储器是 （ ） A、RAM B、EEPROM C、ROM D、FLASH

10．下列表达式中不正确的是 （ ） A、10/－3＝－3 B、－10/3＝－3 C、10％－3＝－1 D、－10％3＝－1 二、填空题（共10题，每题2分，共20分）

1. DSP的基本结构是采用____________结构，即程序和数据是分开的。

2. LF2407 DSP器件有两个复位源一个是外部复位引脚的电平变化引起的复位，另一个是____________________溢出引起的复位。

3. DSP芯片的前缀“LF”说明片内有___________存储器；而以“LC”为前缀的芯片，片内有____________工艺的程序存储器。

4．寄存器ST1的CNF位决定B0的作用，当CNF=________时，映射到程序存储空间，CNF=__________时映射到数据存储空间。

5．当工作于______________计数模式时，通用定时器会产生一个非对称波形。

6．若系统时钟频率为40MHz，SCI的BRR值设置为4，则SCI的异步波特率为_________。

7．WD复位关键字寄存器(WDKEY)，向WDKEY写入55h后紧接着写入_________则清楚WDCNTR寄存器。 8．未初始化段为没有初始化的数据存储空间，包括__________段以及由汇编器伪指令.sect产生的命名段。 9．同传统的单片机中断处理方式类似，DSP中断的处理也有两种方法，分别是__________和____________。 10. DSP对外部存储器和外部功能器件的片选方法有两种：___________和____________。 三、简答题（共4题，每题10分，共40分） 得分 阅卷人 1．简述当某一外设产生中断时其中断请求的响应过程？ 2．列出事件管理器通用定时器计数操作的4种模式？ 3.简述PWM调速方法？

4．简述DSP硬件系统设计的一般步骤。 四、应用题（共2题，每题10分，共20分） 得分 阅卷人 1.已知事件管理器通用定时器工作于连续递增计数模式，且定时器的使能信号和定时器时钟信号如下图所示，当周期寄存器的值TxPR=4时，画出通用定时器连续递增计数模式的示意图（至少画出2个计数周期）。

2．已知ADC模块中的排序器工作于启动/停止操作，使用触发信号1启动3个自动转换I1、I2、I3，触发信号2启动3个自动转换V1、V2、V3。

（1）MAX CONV1的值应该设置为_______________。

（2）在ADC输入通道选择排序控制寄存器设置表中填入相应的转换值。

Bit15~12 X X X

X X X Bit11~8 X X Bit7~4 X X Bit3~0 CHSELSEQ1 CHSELSEQ2 CHSELSEQ2 CHSELSEQ2

7．WD复位关键字寄存器(WDKEY)，向WDKEY写入55h后紧接着写入_________则清楚WDCNTR寄存器。 8．未初始化段为没有初始化的数据存储空间，包括__________段以及由汇编器伪指令.sect产生的命名段。 9．同传统的单片机中断处理方式类似，DSP中断的处理也有两种方法，分别是__________和____________。 10. DSP对外部存储器和外部功能器件的片选方法有两种：___________和____________。 三、简答题（共4题，每题10分，共40分） 得分 阅卷人 1．简述当某一外设产生中断时其中断请求的响应过程？ 2．列出事件管理器通用定时器计数操作的4种模式？ 3.简述PWM调速方法？

4．简述DSP硬件系统设计的一般步骤。 四、应用题（共2题，每题10分，共20分） 得分 阅卷人 1.已知事件管理器通用定时器工作于连续递增计数模式，且定时器的使能信号和定时器时钟信号如下图所示，当周期寄存器的值TxPR=4时，画出通用定时器连续递增计数模式的示意图（至少画出2个计数周期）。

2．已知ADC模块中的排序器工作于启动/停止操作，使用触发信号1启动3个自动转换I1、I2、I3，触发信号2启动3个自动转换V1、V2、V3。

（1）MAX CONV1的值应该设置为_______________。

（2）在ADC输入通道选择排序控制寄存器设置表中填入相应的转换值。

Bit15~12 X X X

X X X Bit11~8 X X Bit7~4 X X Bit3~0 CHSELSEQ1 CHSELSEQ2 CHSELSEQ2 CHSELSEQ2

本文来源：https://www.bwwdw.com/article/ctpa.html