兼容DVB-TDTMB标准解调模块关键技术研究

更新时间:2024-07-05 00:18:01 阅读量: 综合文库 文档下载

说明:文章内容仅供预览,部分内容可能不全。下载后的文档,内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的,是否完整无缺。

兼容DVB-TDTMB标准解调模块关键技术研究

【摘要】:随着电视技术的发展,全球正步入数字电视时代,将会给人们的生活带来深远的影响。中国于2006年8月颁布了地域数字电视标准DTMB,该标准采用TDS-OFDM调制解调技术,中国计划将于2015年全面实施数字电视广播,停止模拟电视信号的发送。除中国标准外,全球较为成熟的三大数字电视标准分别为美国ATSC、欧洲DVB和日本ISDB-T,其中以欧洲的DVB-T标准接受度最高,全球已有超过30多个国家和地区采纳欧洲DVB-T标准。已有国外公司开发出了多款DVB-T和兼容DVB-T/H标准的解调(Demodulator)芯片,技术较为成熟。目前凌讯等公司也已开发出符合中国国标DTMB标准解调芯片。从发展趋势来看,兼容两种及以上标准的数字电视地域接收芯片已成为新的趋势。但目前大多数标准兼容仅仅是将两种标准解调芯片简单地封装集成,对于专注于兼容DVB-T和DTMB标准的地域接收解调芯片的研究还比较少。本论文专注于DVB-T和国标DTMB中多载波方案的解调研究。与现有两种标准简单地融合不同,本论文在对两种多载波标准的异同点进行深入分析基础上,以资源共享、改进算法和电路结构为主要方法,对兼容DVB-T和DTMB标准解调模块关键技术进行了研究。(1)对国内外数字电视技术的研究进展进行了详细的调研,在此基础上确定了以兼容DVB-T和中国数字电视DTMB标准的接收解调器为研究对象。以资源共享降低面积和功耗为目标提出了兼容两种标准的数字电视地域广播解调芯片体系构架。(2)设计了符

合DVB-T和DTMB标准的数字基带前端,详细讨论了采样码率恢复内插器电路的电路优化设计。着重研究了关键模块DDFS的设计与实现,提出了两种新颖DDFS实现方法:1)基于ROM压缩技术的DDFS,经优化设计ROM容量被压缩至192比特,仅为Moran方法的4%,Kesoulis方法的39%;2)ROM-less结构的DDFS,采用两段四阶曲线拟合算法,其SFDR可达-90dBc、时钟频率高达200MHz。(3)对符合两种标准接收器之同步算法和电路进行了优化设计,包括符号偏移、载波频偏和采样钟偏移。为此,本文1)在分析传统ML同步算法的基础上,提出了符号ML算法,减少了符号偏移和小数倍粗频偏的电路复杂度和功耗。与传统ML算法相比,电路复杂度和功耗分别减少了88%和93%;2)优化设计了DVB-T接收器中整数倍频率估计器之电路,对进行相关的频域数据进行截位。与传统结构相比,在保持性能的前提下其电路复杂度和功耗可分别减少了52%和62%;3)对Tufvesson算法的参数K和P进行了优化选取,设计了两步同步跟踪方案,平衡了估计精度与估计范围之间矛盾。在此基础上,设计了兼容两种标准的同步估计架构,并提出了双模FFT前ML/PN同步模块的VLSI系统和FFT后双模整数倍频偏、采样钟同步模块的VLSI系统结构。(4)设计了一种符合DVB-T标准的低功耗、小面积的2K/8K模式的FFT处理器,与Su的方法相比,其功耗和电路规模分别降低了64%和35%。并讨论了符合DTMB标准的3780点FFT处理器电路设计,其系统架构与所设计DVB-T之FFT处理器类似以便双模FFT处理器的集成。在此基础上,设计了兼容混合基2/4/WFTA7/9/3/5/4碟型运算处理单元,共享了

碟型运算单元中的乘法器和加法器,并设计了双模FFT处理器的系统控制方案。(5)应用FPGA开发板以及罗德斯瓦兹的数字电视信号发生仪SFE,搭建了基于FPGA的数字电视解调器系统测试平台,完成了本论文所设计电路系统的部分功能和性能测试。论文的研究将有助于掌握有自主知识产权的数字电视关键解调技术,增强我国在数字电视以及OFDM技术研究领域的竞争力。本论文受以下基金资助:上海市科委2007年度AM基金(07SA07)上海市经委2004年度基金项目(04-联专-001)台湾中华教育发展基金资助(赴台湾国立清华大学电子所交流学习)【关键词】:数字电视OFDMDVB-TDTMBDDFSFFT载波频偏采样钟频偏VLSITDS-OFDM最大似然(ML)相关数字基带前端直接式数字频率综合器低功耗低复杂度 ??【学位授予单位】:华东师范大学 ??【学位级别】:博士 ??【学位授予年份】:2009 ??【分类号】:TN943

??【目录】:论文摘要6-8ABSTRACT8-10目录10-12英文缩略词表12-14第一章引言14-211.1研究背景14-151.2国内外研究现状15-181.3论文的选题与动机18-191.4论文主要研究内容与组织结构19-21第二章基于OFDM数字电视的调制与解调21-332.1OFDM技术21-282.1.1OFDM的调制与解调21-232.1.2OFDM系统无线信道23-242.1.3无线信道对OFDM系统所造成的影响24-282.2欧洲数字标准和中国数字电视标准28-322.2.1欧洲数字标准DVB-T调制与解调

28-302.2.2中国数字电视标准DTMB调制/解调30-322.3双模数字电视解调器设计之关键指标322.4小结32-33第三章符合DVB-T和DTMB标准的数字基带设计33-553.1符合双模标准的数字前端33-343.2内插器(interpolator)34-373.3数字频率合成器DDFS的设计37-533.4小结53-55第四章DVB-T与DTMB同步算法与优化VLSI设计55-894.1DVB-T的同步算法与实现56-734.1.1符号与粗频偏估计抓捕56-664.1.2载波频率、采样钟同步估计跟踪66-734.2DTMB的同步算法与实现73-824.2.1DTMB接收系统符号同步、频率联合估计73-784.2.2DTMB接收系统采样钟频偏估计78-824.3兼容两种标准的同步算法实现模块设计82-884.3.1双模FFT前ML/PN同步模块VLSI架构82-844.3.2FFT后的双模整数、采样钟同步模块的VLSI架构84-864.3.3双模接收系统的同步构架86-884.4小结88-89第五章双模FFT处理器的VLSI优化设计89-1035.1符合DVB-T标准的2K/8KFFT处理器89-955.23780点FFT处理器95-995.3低功耗、小面积的双模FFT处理器99-1015.3.1混合基2/4/WFTA/7/9/3/5/4100-1015.3.2双模FFT处理器控制单元1015.4小结101-103第六章设计实现与验证103-1106.1设计仿真验证结果103-1046.2FPGA的实现验证104-1086.2.1FPGA实现验证平台104-1086.3测试条件与结果108-1096.3.1DVB-T频偏估计测试条件1086.3.2DVB-T频偏估计测试结果108-1096.4小结109-110第七章总结与展望110-1137.1论文研究总结110-1127.2研究展望112-113参考文献113-122博士论文期间所发表的论文122-124附录124-125后记125 本论文购买请联系页眉

网站。

本文来源:https://www.bwwdw.com/article/ceq.html

Top