实验5 组合逻辑电路的应用

实验五 组合逻辑电路的应用

一、实验目的

掌握译码器的应用

掌握数据选择器的应用 二、实验器件

74LS138 3-8译码器 1片 74LS20 四输入端二与非门 1片 74LS253 双四选一数据选择器 1片

芯片引脚图如下所示：

74LS138 3-8译码器 74LS20 四输入端二与非门

74LS253 双四选一数据选择器

三、实验内容与步骤

1、用3—8译码器实现全减器功能

用一片3线—8线译码器74LS138和一片74LS20四输入端二与非门构成一个一位全减器电路。填写全减器真值表（表1）及输出函数表达式，画出电路连线图，并检验其功能。

表1 输 入 Ai 0 0 0 0 1 1 1 1 Bi 0 0 1 1 0 0 1 1 Ci-1 0 1 0 1 0 1 0 1 Di 输 出 Ci Di= _________________________________ Ci= _________________________________

2、试用双四选一多路数据选择器74LS253设计一个三人多数表决电路。 a)按设计要求列出真值表； b)写出输出函数表达式； c)画出逻辑电路图；

d)连接电路并测试功能；

本文来源：https://www.bwwdw.com/article/cdyf.html