DDS论文

安徽大学

本科毕业论文（设计、创

作）

题 目： 基于DDS技术的频率合成研究

学生姓名： 邱梦辉 学号： Z01014189 院（系）： 电气工程与自动化 专业： 自动化 入学时间： 2010 年 9 月 导师姓名： 沙文 职称/学位： 副教授 导师所在单位： 完成时间： 年 月

基于DDS技术的频率合成器的研究

摘 要

直接数字频率合成（DDS）作为近年来发展起来的一种新的频率合成技术，它的主要优点是相对带宽很大，频率转换时间非常短（可小于20 ns），频率分辨率很高，全数字化结构便于集成，输出相位连续可调，且频率、相位和幅度均可实现程控。本文首先介绍了关于频率合成、DDS频率合成、锁相环频率合成、DDS+PLL频率合成的基本概念，然后分析了DDS+PLL频率合成系统在具体设计中应该考虑的问题，完成DDS+PLL频率合成方案的具体实现。

关键词：频率合成；DDS；PLL；锁相环；数字调制

2

Study on frequency synthesizer based on DDS

Abstract

Direct digital frequency synthesis (DDS) is a new kind of recent development of frequency synthesis technology, its main advantage is the wide relative bandwidth, frequency switching time is extremely short (less than 20 ns), high frequency resolution, digital architecture for integration, the output phase is continuous and adjustable, and the frequency, phase and amplitude can be realize the program control. This paper introduces a frequency synthesis, DDS frequency synthesizer, phase locked loop frequency synthesis, DDS+PLL frequency synthesis of the basic concepts, and then analyze the DDS+PLL frequency synthesis system should be taken into account in the specific problems in the design, realization of DDS+PLL frequency synthesizer scheme.

Keywords: Frequency synthesis; DDS; PLL; Phase locked loop; Digital modulation

3

目录

1 引言 ............................................................ 5 1.1 频率合成技术的发展过程 ........................................ 5 1.2 频率合成技术的近况与展望 ...................................... 6 1.3 本文所做的工作 ................................................ 7 2 DDS的基本原理 ................................................... 7 2.1 DDS的理论基础和基本结构 ....................................... 7 2.2 DDS的原理 .................................................... 8 2.3 DDS的结构 ................................................... 10 3 锁相环的基本原理 ............................................... 10 3.2 锁相环调制和应用 ............................................. 13 3.2.1 锁相环在调制和解调中的应用 ................................. 13 3.2.2 锁相环在频率合成电路中的应用 ............................... 14 4 DDS+PPL频率合成的实现 .......................................... 14 4.1 DDS+PPL频率合成的概念 ........................................ 14 4.2 DDS+PPL频率合成的方案 ........................................ 15 4.2.1 PPL内嵌DDS混合方案 ........................................ 15 4.2.2 DDS于PLL环外混频的方案 .................................... 16 4.2.3 DDS直接激励PLL方案 ........................................ 17 4.3 DDS+PPL频率合成系统的问题分析 ................................ 18 4.3.1 DDS+PPL系统的杂散 .......................................... 18 4.3.2 DDS+PPL系统的调频时间 ...................................... 18 5 结论与展望 ..................................................... 19 5.1 全文总结 ..................................................... 19 5.2 展望 ......................................................... 19 参考文献 ......................................................... 20 致谢 ............................................................. 20

4

1 引言

1.1频率合成技术的发展过程

最早期的频率合成器是把一个或多个基准频率通过倍频、分频、混频等一些电路措施来实现频率的算术运算,最后再合成所需的频率,并且通过窄带滤波器选出。这种频率合成方法是对频率进行直接加减乘除的运算,所以也被称为直接频率合成技术,也就是第一代频率合成技术。其工作特点是需要大量的晶体滤、波器、混频器等硬件,导致难于集成,它的优点是频率捷变的时间较短。 在第一代频率合成技术中, 设计直接频率合成器首要关注但也很难解决的问题是如何抑制谐波及组合频率。所以在直接频率合成技术之后又出现了间接频率合成技术,这就是利用锁相环构成的频率合成器。也被称为第二代频率合成技术。早期的PLL使用模拟锁相环,后来又使用了全数字锁相环和数模混合的锁相环。目前最为普遍的PLL频率合成组成方式是数字鉴相器、分频器加模拟环路滤波、压控振荡器的混合锁相环。先通过对PLL中的VCO输出进行可编程的数字分频，然后再进行鉴相,这样很容易实现多频点的输出。这与直接频率合成有所不同的是, PLL的跟踪、噪声、捕捉性能和稳定性的研究是锁相频率合成的系统分析重点,而不是组合频率的抑制。PLL频率合成技术具有极宽的频率范围,良好的寄生抑制性能,输出频谱纯度也很高,并且输出频率易于程控。其主要缺点是频率转换时间比较长,从而很难实现快速跳频;此外,假如PLL的输出要想实现细步长则，就会恶化输出频谱的相位噪声,因此PLL很难实现高分辨率。相位噪声、鉴相杂散和跳频速度是PLL频率合成器的三个主要指标。

随着计算机技术、数字信号理论、微电子技术以及DSP技术的发展, 一种革命性的技术在频率合成领域诞生了,这就是二十世纪七十年代出现的直接数字频率合成技术(DDS, Direct Digital Synthesis)。1972年, C.M. Rader和J. Tierney等人首次在<<数字频率合成器>>一文中提出了一种新型的频率合成技术，也就是直接数字频率合成(DDS)的概念。从而为频率合成技术的发展揭开了新篇章,这标志着频率合成技术第三代的产生。DDS技术是一种利用数字方式累加相位,再用相位和来查询正弦函数表，得到正弦波的离散数字序列,最后通过D/A变换，形成模拟正弦波的频率合成方法。DDS频率合成技术具有超细的分辨率(可达1uHz)，超高的捷变速度(小于或等于0.1lus)，可以输出宽带的正交信号,容易实现线性调频和其他各种频率、相位、幅度调制,输出频率的稳定度和相位噪声等指标与系统时钟相当,便于单片集成的全数字化等一系列优良性能。因而在后来的短短二三十年时间中,得到了飞速的发展和广泛的应用。

但是，DDS也有其不足之处，首先输出带宽小：这主要受DDS工作时钟频率的限制,目前市场上价格较为便宜的,如AD9854,时钟频率为30OMHz,输出带宽为

5

DC-120MHz,这就在应用上受到了很大的限制。虽然目前采用的DDS芯片其输出频率可达300-400MHz,甚至国外己有上GHz的DDS芯片报道,但它们的价格都过于昂贵,难以大量应用。随着技术的发展, 正在逐步克服输出带宽的限制；其次是杂散指标不高，杂散是DDS本身所固有的,随着输出带宽的扩展,杂散将越来越明显地限制DDS技术发展。高速DDS芯片只能达到40-50dbc。一般的CMOS工艺的DDS芯片可达到70-90dbc,但是其输出频率不高,当采用倍频或变频技术提高其频率时又会导致杂散恶化。因此,如何在提高频率时抑制杂散仍然是高速DDS技术急待解决的问题。

另有一种称为混合式频率合成器(Hybrid Frequency Synthesis) 的典型的频率合成器,其中应用最广泛的是DDS与PLL频率合成器混合。其基本原理就是把DDS的输出作为PLL的参考输入,进而解决频率分辨率和相位噪声的矛盾。但是由于PLL的加入使得系统失去了DDS原有的快速捷变的特点,导致输出频率步长和跳频速度成为一对矛盾。1993年, 一种自频率预 置PLL频率合成器被提出,该频率合成器通过锁频环路来自动预置跳频时的起 始电压,大大缩短频率建立时间。1994年一种基于DDS的快速调谐由Cohen等人提出，采用注入锁定式本振,调谐时间为100ns, 频率范围从3.6HZ到4.1GHz,适当地缓解了输出频率步长和锁定时间的矛盾。

1.2频率合成技术的近况与展望

近年来伴随着GPRS、GSM、3G、Blue Tooth 的发展和4G等移动通信以及WLAN、LMDS、无线本地环路等无线接入的发展,同时加上现代军事、国防以及航空航天领域中多普勒脉冲雷达、合成孔径雷达等在科技上的不断创新与进步, 频率合成器的发展收到了世界各国的重视。近乎所有的社会需求以及计算机技术、信号处理技术、微电子技术等本身的不断进步都刺激了频率合成技术的发展,具体表现如下:

1.鉴相器由传统的电压型,转变为电流型电荷泵技术,完成了鉴相器的输出由误差电压到误差电流的转变。这一技术的优点是: 可以采用无源环路滤波器进行锁相环路滤波设计,但是它依旧可以获得理想二阶环路滤波器的性能, 属于这一类产品的有美国国家半导体公司(NSC)推出的LMxX23xx系列。

2.大量使用小数(分数)分频技术(Fractional-N)。这一技术使得即便在程序分频值N较大时仍然可以使其输出相噪，鉴相杂散也有较高指标。

3. ∑-△调制频率合成。这是针对小数分频频率合成技术不便采取相位补偿而提出的另外一种小数分频频率合成方法。

∑-△调制频率合成，这是一种无相位补偿的分数频率合成技术,即是以∑-△调制器取代小数分频技术的相位累加器。用所需分频比的分数部分作为∑-△

6

调制器的输入,再由调制器产生脉冲密度调制信号去控制频率合成器的分频比,这就实现了小数分频的目的。然后用∑-△调制器的噪声变形技术结合频率合成器的环路低通滤波器,就可以实现在高频率分辨率情况下得到较低的相位噪声。 4.PLL芯片工作频率的不断提高。如今大多数公司生产的PLL频综芯片的工作频率都可以轻松工作在2G以上。如ADI公司生产的PLL频率合成芯片己能工作到4GHz以上。

上述各种频率合成技术各有优点, 将DS、PLL、DDS、DRO、混频、倍频等技术合理组合使用依旧是现在的频综发展趋势,这样大大提高了频率合成器的相位噪声,杂散指标、跳频时间和输出频率范围等技术指标。 1.3本文所做的工作

科技上的不断创新与进步对频率合成器的要求越来越高,在尺寸小功耗低的前提下,需要获得更大的工作带宽,更高的频率分辨率,更快的频率切换时间以及更优的频谱纯度。虽然单环PLL频率合成器尺寸小,但信号建立性能差。多环的PLL可以得到更精细的频率步进,但是它的尺寸和功耗都大,转换时间还更长,而且单纯的PLL锁相本身在频率分辨率和频率转换时间之间存在着固有矛盾。 因此人们提出了一种DDS-PLL频率合成技术，利用DDS的频率输出作为PLL的参考频率,使用单片机来控制DDS的输出频率从而达到控制PLL的输出频率。这很好了解决了DDS本身输出频率低,杂散大的缺点,同时也克服了PLL的固有矛盾,也就是频率转化时间与频率分辨率的矛盾,从而使系统达到很高的频率分辨率。但是该方案却还没有解决由于PLL中环路滤波器环路带宽带来的杂散和跳频时间之间的矛盾。在PLL环路的设计中,环路带宽越宽，跳频速度就越高,环路的杂散抑制能力也就越差;反之,相反，环路带宽越窄则跳频速度就越低,环路的杂散抑制能力也就越强。因此在以前的DDS-PLL频率合成器设计中，往往只能在跳频时间和杂散抑制之间取一个平衡值,并不能两者兼顾解决。

首先本文介绍了频率合成的概念，DDS频率合成的基本原理和结构，锁相环的基本原理和和工作定性分析，DDS+PPL频率合成的基本原理和实现方案，然后通过对传统频率合成方案的分析和研究,对频率合成过程中遇到的一些问题分析探究，最后得出结论，分析系统中存在的问题及改进措施。 2 DDS的基本原理

2.1 DDS的理论基础和基本结构

DDS技术是一种把一系列数字量形式的信号通过DAC转换成模拟量形式的信号合成技术。目前最广泛使用的一种DDS方式是利用高速存储器作为查寻表,然后通过高速DAC产生正弦波。实际应用中最广泛的一类是正弦输出DDS。目前所

7

见到的国外公司,如ADI公司、Qualcomm公司等生成的DDS芯片绝大多数都采用的是正弦信号输出。

和大多数数字信号处理技术一样,DDS的理论基础也是Shannon抽样定理。Shannon抽样定理是任何模拟信号数字化的基础,它所描述的是一个带限的模拟信号经抽样变成离散值后,是否还能由这些离散值恢复原始模拟信号的问题。Shannon抽样定理告诉我们,当抽样频率大于等于模拟信号最大频率的2倍时,可以由抽样得到的离散信号无失真地恢复原始信号。在DDS中,这个过程被颠倒过来了。DDS不是对一个模拟信号进行抽样,而是一个假定抽样过程已经发生且抽样的值己经量化完成,如何通过某种映射把己经量化的数值送到D/A及后级的LPF重建原始信号的问题。

正弦输出的DDS原理框图如图所示。图中的系统时钟即参考频率源为高稳定度的晶体振荡器,其输出用于DDS中各器件同步工作。DDS工作时,频率控制字(FCW-Frequency Control words)K在每一个时钟周期内与相位累加器累加一次,得到的相位值(0-2π)在每一个时钟周期内以二进制码的形式去寻址正弦查询表ROM,将相位信息转变成相应的数字化正弦幅度值,ROM输出的数字化波形序列再经数模转换器(DAC)实现量化数字信号到模拟信号的转变,最后DAC输出的阶梯序列波通过低通滤波器(LPF)平滑后得到一个纯净的正弦信号。 2.2 DDS的原理

纯净的单频信号可表示为：

u?t??Usin?2?fot??o? （2-1）

当它的幅度U和初始相位?o不变，它的频谱就是一条位于fo的谱线。为了分析简化，可令U=1，?o=0，这不会影响对频率的研究。即：

u?t??sin?2?fot??sin??t? （2-2）

如果对（2-2）的信号进行采样，采样周期为Tc，则可得到离散的波形序列：

8

u?n??sin?2?fonTc? ?n?0,1,2...? （2-3） 相应离散相位序列为：

??n??2?fonTc????n ?n?0,1,2...? （2-4） 上式中：

fc （2-5）

表示连续两次采样之间的相位增量。由采样定理得：

1fo?fc （2-6）

2只要从（2-3）得出的离散序列即可唯一的恢复出（2-2）的模拟信号。由（2-2）

???2?foTc?2?fo可知，是相位函数的斜率决定了信号的频率；由（2-5）可知，决定相位函数斜率的是相位增量??。因此，只要控制这个两次采样间的相位增量，就可以控制合成信号的频率。将整个周期的相位2?分成M份，每一份??2?，如果每次

M的相位增量选择为?的K倍，就可以得到信号的频率：

K?K fo??fc （2-7）

2?TcM相对应的模拟信号为：

K?? u?t??sin?2?fct? （2-8）

?M?上式中K和M都是正整数，由采样定理的要求可知，K的最大值应小于M的1/2。

综上所述可得，在采样频率一定的情况下，通过控制两次采样之间的相位增量来控制所得离散序列的频率，经过保持、滤波之后可以唯一的恢复出此频率的模拟信号。

DDS的工作原理框图如图2.1所示：

图2.1 DDS原理框图

其本质是以基准频率源对相位进行等间隔的采样。由图2.1见，DDS 是由相位累加器和波形存储器构成的数控振荡器（NCO）、数模转换器（DAC）以及低通滤波器（LPF）这三部分组成。在每一个时钟周期中，N位相位累加器将与其反馈值进行累加，结果的高L位当作查询表的地址，之后把ROM中读出相应的幅度值送到DAC。再由DAC将其转换成阶梯模拟波形，最后由LPF将其平滑为连续的正弦波形作为输出。所以，我们只要通过改变频率控制字K就可以改变输出频率

9

fo。 在这

K?FW?N?1:0?，M?2N。

由上面分析可得DDS的输出频率如下：

FW?N?1:0?fc （2-9） fo?2N根据上式可知，DDS的最小输出频率为：

fo?1fc （2-10） 2NDDS的频率分辨率为：

fo?1fc （2-11） 2NDDS频率输入字的计算：

FW(N-1:0) = 2Nf0/fc （2-12）

2.3 DDS的结构

一个基本的DDS系统由数控振荡器、数模转换器和低通滤波器三部分构成，如图3.1所示：

图3.1 DDS的基本结构

数控振荡器产生频率可控制的数字正弦载波，通过数模转换器转化得到模拟正弦波，然后经过低通滤波器除去各种干扰信号。 3 锁相环的基本原理

锁相环路是一个闭环的跟踪系统,它可以跟踪输入信号的相位和频率。其跟踪

10

这种方案是把DDS内嵌于PLL环路之中,也就是采用DDS的输出与PLL中的反馈分量相混频,然后作为鉴相器的参考输入,通过改变DDS的输出频率,从而改变鉴相器的鉴相频率,以达到控制系统输出频率的目的。此种方案的难点在于系统中的带通滤波器难以实现,要同时考虑对谐波以及杂散的抑制以及对混频器的匹配问题。同时因为混频器的隔离度有限,会给系统带来比较多的杂散分量,导致了系统频谱纯度恶化。该方案在实际应用中的杂散抑制难以获得比较高的指标。 4.2.2 DDS于PLL环外混频的方案 方案图如下：

该方案中,PLL和DDS数据是两个相对比较独立的部分,同时控制DDS的频率输出,MCU为PLL提供数据。PLL产生的是固定点频,DDS在MCU提供的控制下产生跳频频率。两者的输出频率是通过混频器相混频把DDS的输出频率转移到比较高的频段进而克服DDS输频率低的缺点。并且，因为PLL是固定频点,这就克服了PLL的锁定时间比较长的缺点,而DDS的跳频时间就只决定系统的输出跳频时

16

间。此方案可以获得很高的跳频速度,具有较高的频率输出和频率分辨率,相位噪声也可以做得很好。但是由于输出频率是由DDS和PLL的输出频率相混频的产生的,不管PLL的输出频率杂散如何,由DDS产生的近端杂散,也会通过混频器的作用而搬移到输出频段范围内,因此在系统中很难滤除,而且因为混频器的引入,其它非线性的杂散也会更加复杂从而很难滤除。并且电路比较复杂,频率的输出频带由DDS输出决定,而DDS通常的输出带宽不宽,所以该方案只能在一个比较窄的频率范围内实现。

4.2.3 DDS直接激励PLL方案 方案图如下：

该方案是DDS+PLL的最基本方案。它的工作模式是把DDS的输出频率,作为PLL的参考频率,通过MCU控制改变DDS输出频率,从而改变PLL的产考频率,来达到系统跳频的目的。该方案是利用高鉴相频率来提高PLL的切换速度，利用DDS的高分辨率来保证频率间隔,同时利用PLL的带通特性很好的抑制了DDS输出频谱中的部分杂散。此方案实现了DDS和PLL的优势互补,兼顾了各方面的性能,因此用此方案实现的频率源既可以做到很高的频率、较快的频率切换速度、较高的频率分辨率,也可以很好的保证杂散和相噪性能。当环路锁定锁定时,合成器的输出频率和频率分辨率分别为:

N

F out=M* f DDS = M*K*f clk/2

F min=M * f clk/2

N

其中M为锁相环的分频比,K为DDS的频率控制字。

但是在这个方案中系统的跳频时间由PLL决定的,也就是由环路滤波器的带宽决定。因此，要想获得比较高的跳频速度,环路带宽必须足够的宽。相反,要想获得好的相噪和杂散指标,环路带宽就必须足够的窄。因此如何兼顾这两个指标是系

17

统设计所需要考虑的问题。无论如何设置环路带宽,该方案因为PLL的引入,系统的跳频速度只能达到产us的量级。 4.3 DDS+PPL频率合成系统的问题分析

尽管DDS+PLL频率合成技术具有许多优良特点,但是DDS与PLL的结合有一个主要的缺点——频率转换的时间长。DDS本身的频率转换时间很短,但是DDS的输出频率低,杂散多。所以要依靠PLL来实现倍频和跟踪滤波。PLL在频率转换时需要一定的捕获时间,这个捕获时间和环路的参数、类型和跳频步长等相关。步长为10MHz左右时,捕获一般需要10-20us。当步长很大时,会达到毫秒级。所以，DDS+PLL频率合成器的频率转换时间是取决于PLL,而不是DDS。这就相当于牺牲了DDS频率转换快速的优点来换取高输出颇率、高相噪和高纯净的频谱。所以如果要求频率转换很快时,此种方案不合适。但当对频率转换时间要求不高,或者跳频步长很短时,DDS+PLL频率合成器是一种很好的选择。在设计中全面考虑,从而使最终的技术指标最优。 4.3.1 DDS+PPL系统的杂散

前面已经提到:DDS固有杂散很多。如果不考虑由DAC非线性引起的杂散,杂散的大小一般在-75dBc到-80dBc之间,主要是由幅度量化误差和相位截断误差产生的。用DDS驱动PLL时,此时PLL就相当于一个窄带高Q值的跟踪滤波器,其带宽不会大于100KHz,所以，DDS输出信号中的杂散偏离主谱线距离大于锁相环路带宽的部分不会恶化,会保持DDS输出的水平,大约为-75dBc到-80dBc的水平。在DDS的输出信号中却还会有一些杂散偏离主谱线的距离小于环路带宽,这些杂散的大小一般会以20lgNdB的规律恶化,其中N为倍频次数。假如杂散的大小为-80dBc,则输出的杂散大小就为-20+20lg20=-54dBc,这种水平就只能满足一般的要求。通过观察实际的DDS输出频谱,我们发现有这种近距离杂散的频点并不多。所以对于多频点的DDS+PLL频率合成器,一般只有很少的频点杂散在-50dBc到-55dBc这个水平,而绝大多数频点杂散都在-75dBc到-80dBc之间。以因此，从杂散的角度分析,PLL的环路带宽越窄,杂散落在带宽内的概率就越小,输出频谱也就越好。

PLL本身也会有杂散产生。主要有两种,一种是外部干扰窜入环路形成对VCO的调制而产生的;另一种是鉴相频率泄漏到PLL输出形成的杂散。对于外部干扰引起的杂散,最好是能找到干扰源,想办法去掉它或者切断干扰到环路的通路。鉴频泄漏的避免,一般是采用在环路滤波器的后面再加一级辅助的低通滤波器的方法来抑制。

4.3.2 DDS+PPL系统的调频时间

PLL的频率转换时间决定了DDS+PLL频率合成器的频率转换时间。对于使用

18

高直流增益的有源比例积分环路滤波器，其二阶环的频率转换时间,根据前面提到的理论可知:

环路带宽越宽，频率转换时间越短;反之,越长 跳频步长越小, 频率转换时间越短;反之,越长 阻尼系数越大，频率转换时间越短;反之,越长

环路带宽和跳频步长对频率转换时间的长短起主要作用,因为它们幂次.由第三章可知阻尼系数对频率转换时的暂态过程的曲线形状有决定影响.在固定了跳频步长的情况下,控制调频时间主要在于环路带宽w n.若要为使时间短,就要使w n尽量宽.而由上述的分析可知w n太宽,杂散抑制性能又会变差.所以这两者是矛盾的,不能同时获得优良的调频性能和杂散抑制性能,所以一般在实际设计中会折中考虑.在工程上对于频率合成器捷变时间Ts,可由下面的公式计算简化 Ts =25/fr 上式中f r 是鉴相器的参考频率. 5 结论与展望 5.1 全文总结

本文首先介绍了关于频率合成、DDS频率合成、锁相环频率合成、DDS+PLL频率合成的基本概念以及工作原理，并对DDS和PLL频率合成技术进行理论分析,研究了各自的性能的优缺点：PLL则在输出步长小时,相位噪声差,但它对杂散的抑制性能良好。所以，将DDS与PLL两种频率合成技术结合起来,取长补短,相得益彰。为并行DDS激励PLL的微波捷变频率合成方法的提供理论基础。对现有的捷变频率合成技术进行总结,分析其各自的优缺点,并在此之上提出三种DDS+PPL合成方案;并通过实验验证了并行DDS激励PLL合成方法的可行性;针对实验方案给出了系统设计的详细过程和注意事项;通过实验数据的分析,总结了该并行DDS激励PLL的合成方法的优缺点.

综上所述,本文从PLL和DDS的原理入手,分析了DDS和PLL系统的相位噪声和杂散分布,比较了三种DDS+PLL频率合成方案,最后,分析了DDS+PPL的系统杂散和调频时间，对PPL和DDS有了一个整体综合性的认识，通过PLL更好的完成了对DDS频率合成的研究 5.2 展望

科学技术在不断进步更新，DDS频率合成也从原先的直接频率合成一步步迎合社会需求而发展，因为频率合成器是电子系统的心脏，是决定电子系统性能的关键设备。伴随着现代无线电通信事业的发展，移动通信、雷达、制导武器和电

19

子对抗等系统对频率合成器提出的要求越来越高，低相噪、高纯频谱和高速捷变的频率合成器一直作为频率合成技术发展的主要目标。毋庸置疑，DDS 技术的发展将有力地推动这一目标的实现。从30 年代发展到现在，频率合成技术已经进入成熟阶段。目前，最为常用的频率合成方案分别是直接混频级联法和数字锁相环法。由于数字集成电路的迅猛发展，集成合成器和数字计算技术频率合成方案也随之大量涌现。大规模集成电路的应用又为数字技术的方案提供了广阔的前景。所以，DDS频率合成的研究与进步至关重要，也具有广阔的发展前景。

参考文献

[1] 张冠百.锁相与频率合成.北京:电子工业出版社,1995

[2] 修明磊,张军,王莹.集成锁相环频率合成器LMX2320的原理与应用.国外电子元器件,2001,(10)

[3] 张厥盛,郑继禹,万心平.锁相技术.西安:西安电子科技大学出版社,1994 [4] 万心平,张厥盛.集成锁相环路.北京:人民邮电出版社 [5] 睦法川编.锁相与频率合成.北京:国防工业出版社 [6] 茅于海.频率捷变雷达.第一版,北京:国防工业出版社,1981 [7] 陈邦媛.射频通讯电路.第一版.科学出版社,2002年 [8] 郑君里等.信号与系统.高等教育出版社,1981

[9] 林青,高万峰.DDS在数字调制中的应用.无线电工程,,2001 [10] 李海.DDS综合调制器的研究.西安电子科技大学硕士学位论文

致谢

20

在论文即将完成之即,首先要特别感谢我的导师沙文教授!在整个毕业设计期间,我都得到了他无微不至的关心和教导。沙教授深厚的理论功底和丰富的实践经验对我的课题完成起了非常重要的作用。从课题的选题、方案论证到单元电路的实验以及系统联调始终得到了他的悉心指导,这使我不仅顺利地完成了科研任务,而且还得到不少宝贵的经验。沙老师渊博的知识、严谨的科研作风以及忘我的科研精神都给了我很大的启发,对我的工作态度和实验方法产生了积极的影响,是一笔难得的财富!

感谢张晶晶老师、、张倩老师、王玉梅老师、阎庆老师在我的学习生活中给予了热情的帮助和鼓励、感谢实验室所有热心的同学们在我的课题设计上给与了很大的帮助并协助解决了很多的问题!还要感谢室友们对我的帮助!特别感谢我的家人多年来默默无闻的支持和关爱!感谢各位参考文献的作者,还有很多由于疏忽或篇幅所限不能一一列举,在此一并谢过! 感谢评阅本文的各位专家、学者！

感谢所有关心和帮助过我的老师、同学、亲戚和朋友！

21

在论文即将完成之即,首先要特别感谢我的导师沙文教授!在整个毕业设计期间,我都得到了他无微不至的关心和教导。沙教授深厚的理论功底和丰富的实践经验对我的课题完成起了非常重要的作用。从课题的选题、方案论证到单元电路的实验以及系统联调始终得到了他的悉心指导,这使我不仅顺利地完成了科研任务,而且还得到不少宝贵的经验。沙老师渊博的知识、严谨的科研作风以及忘我的科研精神都给了我很大的启发,对我的工作态度和实验方法产生了积极的影响,是一笔难得的财富!

感谢张晶晶老师、、张倩老师、王玉梅老师、阎庆老师在我的学习生活中给予了热情的帮助和鼓励、感谢实验室所有热心的同学们在我的课题设计上给与了很大的帮助并协助解决了很多的问题!还要感谢室友们对我的帮助!特别感谢我的家人多年来默默无闻的支持和关爱!感谢各位参考文献的作者,还有很多由于疏忽或篇幅所限不能一一列举,在此一并谢过! 感谢评阅本文的各位专家、学者！

感谢所有关心和帮助过我的老师、同学、亲戚和朋友！

21

本文来源：https://www.bwwdw.com/article/c7vg.html