设计一个基于单片机的具有AD和DA功能的信号测控装置 (DOC)

更新时间:2023-10-21 23:26:01 阅读量: 综合文库 文档下载

说明:文章内容仅供预览,部分内容可能不全。下载后的文档,内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的,是否完整无缺。

1 题目背景与意义

本课程设计以《计算机控制系统》课程理论为基础,以其他电子类、计算机及接口类相关课程内容为辅助,在实践中锻炼学生的系统设计能力、理论应用能力、总结归纳能力以及自我学习能力,提高其实践能力、创新意识与创业精神。

2 设计内容

设计一个基于单片机的具有A/D和D/A功能的信号测控装置。要求该信号测控装置能够接入典型传感器、变送器信号,同时可输出标准电压/电流信号。并满足抗干扰、通用性、安全性、性价比等原则性要求。

标准电压/电流信号此处定为:0~5V/4~20mA (0~20mA

3 系统总体框架

计算机控制系统由计算机、外部设备、操作台、输入通道、输出通道、检测装置、执行机构、被控对象以及相应的软件组成,如图1所示。

图1 计算机控制系统的组成

4 系统硬件设计

系统的整体结构如图2所示,系统由单片机系统和输入通道,输出通道组成。 输入通道包括信号处理和A/D转换,输出通道则由D/A转换器组成。

图2系统的整体结构图

4.1 单片机最小系统设计

单片机是在一个尺寸有限的芯片上把运算器电路、控制器电路、一定容量的存储器,以及输入输出的接口电路集成为一体的微型计算机。它在制作上既要求高性能、结构简单灵活,又要求工作稳定可靠。尽管单片机种类繁多,但无论从世界范围还是从国内范围来看,使用最为广泛的应该数MCS51单片机。MCS-51 是intel公司生产的一个单片机系列名称。在本次设计中我采用的单片机就是intel公司生产的MCS51系列单片机中的8051单片机,它的引脚图如下

图3 8051单片机引脚图

表面上看它很简单,但它仍由运算器、控制器、存储器、输入设备和输出设备五部分组成。

单片机的40个引脚大致可分为4类:电源、时钟、控制和I/O引脚。 电源: (1) VCC - 芯片电源,接+5V;

(2)VSS - 接地端;

时钟: 外接晶振或外部振荡器引脚

XTAL1-(19脚):当采用芯片内部时钟信号时,接外部晶振的一个引脚;当采用外部时钟信号时,此脚应接地。

XTAL1-(18脚):当采用芯片内部时钟信号时,接外部晶振的一个引脚;当采用外部时钟信号时,外部信号由此脚输入。 控制线:控制线共有4根,

ALE/PROG: 地址锁存允许/片内EPROM编程脉冲 ALE功能:用来锁存P0口送出的低8位地址。

PROG功能:片内有EPROM的芯片,在EPROM编程期间,此引脚输入编程脉冲。

PSEN: 访问外部程序存储器选通信号,低电平有效,用于实现外部程序存储器的读操作

RST/VPD:复位/备用电源。

RST(Reset)功能:复位信号输入端。 VPD功能:在Vcc掉电情况下,接备用电源。 EA/Vpp:内外ROM选择/片内EPROM编程电源。 ① EA功能:内外ROM选择端。

② Vpp功能:片内有EPROM的芯片,在EPROM编程期间,施加编程电源Vpp。 多功能I/O引脚

P0口-(32~39脚):P0数据/地址复用总线端口。 P1口-(1~8脚):P1静态通用端口。 P2口-(21~28脚):P2动态端口。

P3口-(10~17脚):P3双功能静态端口。除作I/O端口外,它还提供特殊的第二功能,其具体含义为:

P3.0-(10脚)RXD:串行数据接收端。 P3.1-(11脚)TXD:串行数据发送端。

P3.2-(12脚)INT0:外部中断0请求端,低电平有效。 P3.3-(13脚)INT1:外部中断1请求端,低电平有效。 P3.4-(14脚)T0:定时器/计数器0计数输入端。

P3.5-(15脚)T1:定时器/计数器1计数输入端。

P3.6-(16脚)WR:外部数据存储器写选通,低电平有效。 P3.7-(17脚)RD:外部数据存储器读选通,低电平有效。

4.2 A/D转换电路

本次设计采用的是ADC 0809是 Nsc公司生产的 CMOS逐次比较式 A /D 转换器。

ADC0809是8通道8位CMOS逐次逼近式A/D转换芯片,片内有模拟量通道选择开关及相应的通道锁存、译码电路,A/D转换后的数据由三态锁存器输出,由于片内没有时钟需外接时钟信号。通过P2.7来控制A/D是否开始工作。

图4A/D转换电路

A/D转换内部结构

ADC 0809的内部结构框图如图5所示。通过引脚 IN0~ IN7 可输入 8路模拟电压,但每次只能转换一路,其通道号由地址信号 ADDA、ADDB、ADDC 译码后选定,如表 10- 4所示,片内有地址锁存和译码器。转换结果送入三态输出锁存缓冲器,当输出允许信号 OE 有效时才输出到数据总线上。

图5 ADC0809内部结构图

ADC0809引脚信号及功能如下所示。ADC0809为28引脚。其主要引脚信号如 下:

图6 ADC0809引脚及引脚功能

ST为启动模/数转换引脚,当该引脚收到高电平时,开始启动A/D转换。 EOC为模/数转换结束输出引脚,转换结束时,该引脚输出高电平。在启动 A/D转换后,可以通过对该引脚状态查询(读入)得知模/数转换是否完成

OE为输出允许控制,该引脚用于控制选通三态门。A/D转换完成得到的数字量存在芯片内。当OE=1时,三态门打开,A/D转换后得到的数字量才可通过三态门到达数据总线,进而被读入CPU。

CLK为外加时钟输入引脚。其频率为50~800kHz,使用时常接500~600Kh

本文来源:https://www.bwwdw.com/article/c3gf.html

Top