锁相环输出信号相位噪声噪声及杂散特性分析应用实践

锁相环输出信号相位噪声噪声及杂散特性分析应用实践

【摘要】本文详细地介绍了锁相环的鉴频鉴相器、分频器和输入参考信号的相位噪声对锁相环合成输出信号的近端相位噪声的具体贡献值。并以CDMA 1X基站系统中800MHz的FS单板的锁相环输出信号相位噪声指标进行理论计算。为广大锁相环设计者提供理论计算方法的参考和实践设计的参考依据。 【关键词】锁相环设计，相位噪声

一、 术语和缩略语

表格 1 术语和缩略语

缩写 CDMA PLL FS LPF VCO 全名 Code Division Multiple Access Phase Locked Loop Frequency Synthesizer Loop Filter Voltage Control Oscillator 码分多址 锁相环 含义 频率合成器 环路滤波器 压控振荡器 二、 问题的提出

锁相环工作原理图，由三部分组成：鉴相器（PFD）、环路滤波器（LPF）和压控晶体振荡器（VCXO），如图 0-1所示。

??r参考频率÷R分频器鉴相器?eK?÷N分频器F(S)LPFVCOKVCOS?O??i

图 0-1锁相环原理框图

锁相环输出信号指标主要有相位噪声、谐波抑制、杂散、输出功率、跳频时间。在本文中以CDMA 1X基站系统中800MHz的FS单板应用为背景，在CDMA基站中不需要跳频，所以调频时间基本不做要求。输出功率比较好控制，只要调整衰减网络就能保证。锁相环输出信号的相位噪声、谐波抑制和杂散成为影响系统指标的主要因素，成为锁相环技术的关键指标项。在锁相环设计中，相位噪声和杂散成为系统设计主要难点。

三、 解决思路

相位噪声分析

相位噪声主要由VCO、鉴频鉴相器、分频器和输入参考信号的相位噪声这四部分引入。环路滤波器对于由鉴频鉴相器、分频器和输入参考信号的相位噪声这三部分引入的相位噪声

具有低通特性，对于VCO产生的相位噪声具有高通特性。一般来说环路带宽内的相位噪声主要决定于由鉴频鉴相器、分频器和输入参考信号，环路带宽以外的相位噪声主要决定于VCO，在环路带宽周围，这四部分的噪声影响相当。所以为了尽量降低输出信号的相位噪声环路滤波器的环路带宽的最佳点是由鉴频鉴相器、分频器和输入参考信号的相位噪声这三部分引入的相位噪声总和与VCO引入的相位噪声相同时的频率。在实际运用中还礼滤波器的设计是非常重要的。对于远端相位噪声如100KHz和1MHz处的一般远远高于环路带宽，其相位噪声主要决定于VCO，要保证其指标主要是选择良好的VCO。而近端相位噪声如100Hz主要由鉴频鉴相器、分频器和输入参考信号的相位噪声决定，但如果还礼带宽取得很小的话如200Hz则VCO的影响也将非常之大。而如果环路带宽远远大于1KHz如为6KHz以上时1KHz处的相位噪声也将主要由鉴频鉴相器、分频器和输入参考信号的相位噪声决定。下面就分别分析这三部分相位噪声。 由鉴相器引入的相位噪声

由于鉴相器引入的相位噪声为：

PD Phase Noise = ( 1 Hz Normalized Phase Noise Floor from Table )

+ 10log( Comparison Frequency ) + 20log( N )

现在FS板的中频环路采用的PLL芯片为NS的LMX2306，其相位噪声基底为-210dBc/Hz。

在CDMA 1X 基站系统800MHz的FS单板中采用的鉴相频率为30KHz，两个中频分别为69.99MHz和114.99MHz，由鉴相器产生的相位噪声为： 69.99MHz：

PD Phase Noise= -210+10log(30000)+20log(69990000/30000)= -97.9dBc/Hz 114.99MHz：

PD Phase Noise= -210+10log(30000)+20log(114990000/30000)=-93.5dBc/Hz

射频本振范围为754~779MHz。步进为30KHz，鉴相频率为240KHz。对于779MHz的本振由鉴相器引入的相位噪声为：

PD Phase Noise= -210+10log(240000)+20log(779000000/240000)=-85.9dBc/Hz 由分频器引入的相位噪声

由分频器引入的相位噪声的计算公式入下：

DIV Phase Noise = (Device Phase Noise Floor )+ 20log( N )

PLL芯片中分频器的相位噪声在器件手册中并没有给出。一般高频分频器的相位噪声基底约为-165dBc/Hz左右。因此就假设分频器的相位噪声基底为-165dBc/Hz，于是得到分频器引起的相位噪声如下：

69.99MHz的中频频率为：

DIV Phase Noise= -165+20log(69990000/30000)= -97.6dBc/Hz 114.99MHz的中频频率为：

DIV Phase Noise= -165+20log(114990000/30000)= -93.3dBc/Hz

779MHz的射频频率为：

DIV Phase Noise= -165+20log(779000000/240000)= -94.7dBc/Hz 由参考信号引入的相位噪声

参考信号引起的相位噪声的计算公式如下

REF Phase Noise = (REF’S Phase Noise )-20log（R）+ 20log( N )

系统的参考信号都是由GPSTM模块提供的，GPSTM输出的参考信号的相位噪声为-130dBc/Hz@100Hz和-145dBc/Hz@1KHz。最后参考信号通过FDM板到FS板，FDM板输

出的参考信号的相位噪声为-120dBc/Hz@100Hz和-130dBc/Hz@1KHz。在单板调试和测试时使用的参考信号12MHz的采用了OCXO的输出，10MHz的参考信号采用了VCO/PLL测试仪4352B的10MHz参考输出，其相位噪声应该比GPSTM差些应该接近FDM的输出。这两个参考信号用4352B VCO/PLL测试仪测试出的相位噪声如下两图所示：其中图 0-2为OCXO输出的相位噪声图，图 0-3为VCO/PLL测试仪的10MHz参考输出相位噪声图。

图 0-2用4352B测试出的OCXO的12MHz输出相位噪声

图 0-3用4352B测试出的其10MHz的参考输出相位噪声

由上面两张图分析这两个输出的相位噪声在100Hz和1KHz射分别约为-80dBc/Hz和-105dBc/Hz，于刚才分析的分别约为-120dBc/Hz和-130dBc/Hz差别较大，这应该是由于测试仪器产生的，也就是说4352B VCO/PLL测试仪在100Hz和1KHz时基本只能测到-80dBc/Hz和-105dBc/Hz。

下面假定使用的参考信号的相位噪声就为上面提到的为-120dBc/Hz@100Hz和

-130dBc/Hz@1KHz。可以分析由于参考信号的相位噪声引起的最后输出的相位噪声。

69.99MHz的中频频率100Hz处为：

REF Phase Noise = -120 - 20log(12000000/30000) + 20log(69990000/30000)

= -104.6dBc/Hz

69.99MHz的中频频率1KHz处为：

REF Phase Noise = -130 - 20log(12000000/30000) + 20log(69990000/30000) = -114.6dBc/Hz

114.99MHz的中频频率100Hz处为：

REF Phase Noise = -120 - 20log(12000000/30000) + 20log(114990000/30000) = -100.3dBc/Hz

114.99MHz的中频频率1KHz处为：

REF Phase Noise = -130 - 20log(12000000/30000) + 20log(114990000/30000) = -110.3dBc/Hz

779MHz的射频频率100Hz处为：

REF Phase Noise = -120-20log(12000000/240000)+20log(779000000/240000)

= -83.7dBc/Hz

779MHz的射频频率1KHz处为：

REF Phase Noise = -130-20log(12000000/240000)+20log(779000000/240000)

= -93.7dBc/Hz

近端相位噪声

以上是分别分析了参考信号、分频器和鉴频鉴相器单独对输出信号相位噪声的影响，

实际上的相位噪声是这三种噪声之和，加上VCO的相位噪声。这里先不考虑VCO的相位噪声则可以分析出各频率点在100Hz和1KHz处的相位噪声。

Phase Nois=10log[10EXP(PD Phase Nois/10)+2* 10EXP(DIV Phase Nois/10)

+10EXP(REF Phase Nois/10)] (4)

69.99MHz的中频频率100Hz处为：

Phase

Noise= 10log[10EXP(-97.9/10)+2*10EXP(-97.6/10)+10EXP(-104.6/10)]

=-92.6dBc/Hz

69.99MHz的中频频率1KHz处为： Phase

Noise= 10log[10EXP(-97.9/10)+2*10EXP(-97.6/10)+10EXP(-114.6/10)]

=-92.9dBc/Hz

114.99MHz的中频频率100Hz处为： Phase

Noise=

10log[10EXP(-93.5/10)+2*10EXP(-93.3/10)+10EXP(-100.3/10)]

=-88.3dBc/Hz

114.99MHz的中频频率1KHz处为： Phase

Noise= 10log[10EXP(-93.5/10)+2*10EXP(-93.3/10)+10EXP(-110.3/10)]

=-88.6dBc/Hz

779MHz的射频频率100Hz处为： Phase

Noise=

10log[10EXP(-85.9/10)+2*10EXP(-94.7/10)+10EXP(-83.7/10)]

=-81.2dBc/Hz

779MHz的射频频率1KHz处为： Phase

Noise=

10log[10EXP(-85.9/10)+2*10EXP(-94.7/10)+10EXP(-93.7/10)]

=-84.3dBc/Hz

上述计算结果是不考虑VCO的相位噪声和参考信号较好且为上述假设的值实际是要

考虑VCO的相位噪声和参考会比以上假设的差的情况，所以实际上结果比上述计算值差2-3dB应该是正常的，如果差得很大则设计有问题需要修改，这个可以作为调试时的目标期望值，对电路调试具有指导意义。而单板的指标是系统根据系统性能要求对单板提出的要求，其值应该是比以上的计算结果差比较多的，这样才可能有足够的余量留给开发和生产。在开发是应该尽可能的达到以上的计算值，而不是仅仅满足系统指标要求，这样才有足够的余量留给生产。在大批量生产生产过程中由于器件的离散性，有许多板的性能指标是无法达到开发样本的指标的。如果开发样板的指标很接近系统要求指标将回在生产时有许多的板无法达到系统指标要求，在现有的FS板在生产中就有不少这样坏板，造成故障率较高。

杂散

锁相环输出信号的杂散有近端杂散和远端杂散，近端杂散主要由鉴相频率泄漏、电源工频干扰和参考信号杂散引入这三部分组成。而远端杂散主要由板上其它频率输出泄漏产生。 鉴相频率泄漏杂散的抑制主要考环路滤波器来滤除，环路滤波器的设计对这个指标影响较大，一般都能够保证满足。如果还礼滤波器的还礼带宽小于鉴相频率的十份之一以上，则能够保证鉴相频率杂散小于-90dBc。

电源工频干扰杂散主要是由50Hz的交流市电引起的，一般50Hz的奇次倍频（如150Hz、250Hz等）表现明显，也主要是由于参考信号带来的，要降底该杂散也主要靠参考信号该杂散的抑制。

参考信号的杂散在环路带宽内将无任何衰减地传递到输出，而在环路带宽一外环路滤波器将按传递函数的的衰减值对杂散进行抑制。这就要求参考信号在近端的杂散要求很高而远端杂散则要求很低。这也就是要求参考信号在偏离本身频率500KHz以内不能有杂散，而在偏离本身频率1MHz以上杂散要求就很低，有个-10~ -20dB就足够了，最后输出就能达到-80~ -90dB。

综上所述，现在用的单环频率综合器如果参考信号没有近端杂散的话最后输出将没有近端杂散。

远端杂散主要是每个输出频率通过空中辐射耦合，电源耦合和传导进入其他的输出信号中，其中最大的还是空中辐射耦合产生的。 四、 实践情况

在ZTE CDMA 1X BTS系统中TRX模块的各个频段的FS单板射频锁相环电路设计的相位噪声指标计算的理论参考。 五、 效果评价

本文主要针对锁相环输出信号的相位噪声源进行详细分析和相位噪声指标进行了理论计算，为广大锁相环设计者提供理论计算参考和实践设计的依据，同时也为TRX收发信机的信号指标提供确定提供了参考。 六、 推广建议

为所有锁相环电路设计者提供相位噪声指标的理论计算方法。

七、 参考文献

1. 国半《LMX2306/1/2》器件手册；

本文来源：https://www.bwwdw.com/article/c2ir.html