微机原理

一、填空题

在8086 CPU中，总线接口部件（BIU）的功能是 负责完成CPU与存储器或I/O 端口之间的信息传送 ，执行部件（EU）的功能是 负责执行指令。这种结构的主要特点是 。

只有 时，CPU才执行总线周期，总线接口部件BIU的功能是 。

8086通过数据总线对 进行一次访问所需的时间为一个总线周期，一个总线周期至少包括 个时钟周期。

8088的ALE引脚的作用是 地址锁存信号输出 ；在8088读存储器周期中，采样Ready线的目的是 看存储器数据是否准备好 。

当存储器的读出时间大于CPU所要求的时间，为保证CPU与存储器的周期配合，就需要用 信号，使CPU插入一个 Tw 状态。

一个微机系统所具有的物理地址空间是由 数据总线 决定的，8086系统的物理地址空间为 1M 字节。

最小模式系统除CPU、存储器、I/O接口和总线外，至少还应配置 等待状态产生器 、 地址锁存器 、 收发器 三种芯片部件。

8086∕8088 CPU工作在最大模式时，总线控制器产生控制信号的依据是 状态信号S0、S1、S2 。

总线仲裁的方法通常有 单总线 、 双总线 、 双重总线 三种。

在8086系统中，最小模式下CPU通过 HOLD 引脚接收DMA控制器的总线请求，而从 HLDA 引脚上向DMA控制器发总线请求允许。

在8086系统中，最大模式下CPU与其他总线主模块通过 RQ/GT0 RT/GT1（上划线，0、1为脚标） 信号来交换总线控制权。

条件传送（查询传送）的传送过程包括 读入外设的busy或ready信号、判断是busy还是ready、执行输入输出指令 三个环节。

CPU 在指令的最后一个时钟周期检测INTR引脚，若测得INTR为 1 且IF为 1 ，则CPU在结束当前指令后响应中断请求。

从CPU的NMI引脚产生的中断叫做 非屏蔽中断 ，他的响应不受 if标志位 的影响。

CPU响应可屏蔽中断的条件是 cpu开放中断 、 当前指令执行结束 、 。

8086的中断响应周期要占用 总线周期，在响应周期，CPU通过内部硬件自动完成三件事 、 、 。

设有一个具有15位地址和8位字长的存储器，该存储器可存储 32k 个字节的信息； 若用2Kⅹ4位的SRAM组成该存储器，需 32 片SRAM芯片；若用8Kⅹ8位的SRAM组成该存储器，需要 2 根地址线产生芯片选择。

在多级存储系统的层次结构中。共分为 高速缓存 、 内部存储器 、 辅助存储器 三级存储，越靠近CPU的存储器速度 快 。

设微机的地址总线为16位，其RAM存储器容量为32KB，首地址为4000H，且地址是连续的，则可用的最高地址是 8000H 。

码为 16H 的中断所对应的中断向量存放在0000H：0058H开始的4个连续单元中，若这4个单元的内容分别为 80H、70H、60H、50H ，则相应的中断服务程序入口地址为5060H：7080H。

8251A芯片在通信中能自动检测三种错误，它们是 奇偶校验错误 、 、 。

在异步方式下，使用比波特率高N倍的收发时钟频率的目的是 。 中断控制器8259A中的中断屏蔽寄存器IMR的作用是 屏蔽其他中断，使当前的中断任务不被其他中断程序中断 。

三片8259级联共可管理 22 级中断，若从片分别连接在主片的IR2和IR5上，则主8259A的ICW3为 0010 0100 ；两个从片的ICW3分别为 （0000 0011） 和 （0000 0101） 。

当将8259A的中断结束方式设置为非自动结束方式时，中断服务程序要发中断结束命令EOI的原因是 将当前正服务的程序服务为清除 ，普通结束方式的EOI命令字为 0010 0XXX 。

8259特殊全嵌套方式要解决的主要问题是 多个8259级联的情况 。 设8253的计数器用于对外部事件记数，计满100后输出一跳变信号，若按BCD方式计数，则写入计数初值的指令为MOV AL， 01H 和OUT PORT，AL。 设8253的计数器1的输入时钟频率为1MHz，以BCD码计数，要求该通道每隔5ms输出一个正跳变信号，则其方式控制字应为 。 I/O设备的编址方式通常有 和 两种方式。

CPU与外设间交换的信息有三种，它们是数据信息、控制信息和 状态信息 ，这三种信息都是通过CPU的 总线来传送的。

8255A工作于方式1输入时，通过 信号表示端口已准备好向CPU输入数据。 8255A中共有 个8位端口，其中 口既可作数据口，又可产生控制信号，若要所有端口均为输出口，则方式选择字应为 。

为使DMA操作过程正确进行，DMA操作之前，系统程序要对DMA控制器预置 、

、 三个信息。 二、单项选择题

8086 CPU内标志寄存器中的控制标志位占 （ ） A.9位 B.6位 C.3位 D.16位

8088 CPU用来区分是访问内存还是访问I/O端口的控制信号是 （ ） A.MRDC（非） B.RD（非）

C.M（非）/IO D.M/IO（非）

PC总线在读取外部I/O口时，PC总线的如下信号将有效 A. MEMW B. IOR C. IOW D. MEMR

8086/8088 CPU内部有一个始终指示下条指令偏移地址的部件是 （ ） A.SP B.CS C.IP D.BP

若8086 CPU主频为8MHz，则其基本总线周期为 （ ） A.200ns B.500ns C.125ns D.250ns 8086工作在最小方式，意味着：

A.一个8086CPU就可以独立独立构成一个计算机系统 B.8086CPU和最少的外围器件构成一个计算机系统 C.8086CPU和最多的外围器件构成一个计算机系统 D.不需要时钟发生器

CPU与I∕O设备间传送的信号有（ D ） A.数据信息 B.控制信息 C.状态信息 D.以上三种都是

CPU 与外设间数据传送的控制方式有 （ D ） A.中断方式 B.DMA方式 C.程序控制方式 D.以上三种都是 采用高速缓存（Cache）的目的是 （ ） A.提高主存速度 B.提高CPU运行速度 C.提高总线速度 D.扩大主存容量 EPROM是指 （ D ）

A.随机读写存储器 B.可编程只读存储器 C.只读存储器 D.可擦除可编程只读存储器

8086有20根地址线，当用该CPU将微处理器、内存储器及I/O接口连接起来的总线是（ ） A.片总线 B.外总线 C.系统总线 A.局部总线

连续启动两次独立的存储器操作之间的最小间隔叫（ ） A.存取时间 B.读周期 C.写周期

D.存取周期

连接到64000h~6FFFFh地址范围上的存储器是用8k×8 RAM芯片构成的，该芯片要______片。（ ） A.8片 B.6片 C.10片 D.12片

对存储器访问时，地址线有效和数据线有效的时间关系应该是（ ） A.数据线较先有效 B.二者同时有效 C.地址线较先有效 D. 同时高电平

同步通信传输信息时，其特点是（ ）

A.每个字符的传送不是独立的 B.字符之间的传送时间长度可不同 C.通信双方必须同步 D.字符发送速率由数据传输率确定 异步串行通信中，收发双方必须保持（ ） A.收发时钟相同 B.停止位相同

C.数据格式和波特率相同 D.以上都正确

8251的方式字（模式字）的作用是 （ ） A.决定8251的通信方式 B.决定8251的数据传送方向 C.决定8251的通信方式和数据格式 D.以上三种都不对

在数据传输率相同的情况下，同步传输率高于异步传输速率的原因是（ ） A.附加的冗余信息量少 B.发生错误的概率小 C.字符或组成传送，间隔少 D.由于采用CRC循环码校验

异步传送中，CPU了解8251A是否接收好一个字符数据的方法是（ ） A.CPU响应8251A的中断请求 B.CPU通过查询请求信号RTS C.CPU通过程序查询RxD接收线状态 D.CPU通过程序查询RxRDY信号状态

若传送率为1200，波特率因子n=16，则收、发时钟（RxC.TxC）的频率为 A.1MHz

） （ B.19.2KHz C.20KHz D.2400Hz

设串行异步传送的数据格式是7位数据，1位起始位，1位停止位，1位校验位，波特率为4800，则每秒传送的最大字符数为 A.240个 B.120个 C.480个 D.10个

当8255A工作在方式1输出时，通知外设将数据取走的信号是（ ） A.ACK B.INTE C.OBF D.IBF

当8255A工作于方式1输入状态时，用来确定端口是否准备好输入数据的信号是 A.ACK B.READY C.OBF D.INTR

8255口A或端口B工作在方式1输出时，用来与外设联络的信号是 A.OBF和INTR B.IBF和ACK C.OBF ACK D.IBF和STB

8255A的方式字选择控制字为9BH，其含义是 A.A口输出，其它为输入 B.A、B、C口均为方式0输入 C.A、B、C口均为方式0输出 D.A、B、C口均为方式0

8255A引脚信号WR=0，CS=0，A1=1，A0=1时，表示（ ） A.CPU向数据口写数据 B.CPU向控制口送控制字 C.CPU读8255A控制口 D. 无效操作

8255A的方式选择控制字为80H，其含义是 （ ） A.A、B、C口全为输入 B.A口为输出，其他为输入 C.A、B为方式 0 D.A、B、C口均为方式 0，输出

8255A中即可以作数据输入、输出端口，又可提供控制信息、状态信号的端口是（

）

A.B口 B.A口 C.C口

D.以上三个端口均可以

8253的计数器的最大计数初值是（ ） A.65536 B.FFFFH C.FFF0H D.0000H

要使8253输出1个时钟周期（1CLK）宽度的负脉冲，可选择哪几种工作方式（ ） A.方式 2，4，0 B.方式 0，4，5 C.方式 2，4，5 D.方式 1，4，5 在中断方式下，外设数据输入到内存的路径是（ ） A.外设→数据总线→内存 B.外设→数据总线→CPU→内存 C.外设→CPU→DMAC→内存 D.外设→I∕O接口→CPU→内存 CPU响应中断请求和响应DMA请求的本质区别是 （ ） A.中断响应靠软件实现

B.响应中断时CPU仍然控制总线，而响应DMA请求时，CPU要让出总线 C.速度慢 D.控制简单

CPU响应INTR中断和NMI中断的相同必要条件是 A.开放所有可屏蔽中断 B.当前访问内存结束 C.总线空闲

D.当前指令执行结束

通常，一个外中断服务程序的第一条指令是STI，其目的是 B.开放所有可屏蔽中断 C.允许响应低一级中断 C.允许响应高一级中断 D.允许响应同一级中断 用2片8259A级数是（ ） A.13级 B.14级 C.15级 D.16级

设8259A当前最高优先级为IR5，若要使下一循环IR2为最低优先级，则OCW2应设为 （ ）

A.01100010 B.11100000 C.11000010 D.11100010

8259设置特殊屏蔽方式的目的是 （ ） A.屏蔽低级中断 B.响应高级中断 C.响应低级中断 D.响应同级中断 在DMA方式下，CPU与总线的关系是（ ） A.只能控制地址总线 B.相互成隔离状态 C.只能控制数据线 D.相互成短接状态

本文来源：https://www.bwwdw.com/article/bwmh.html