计组复习

第二章

1000为补码表示的最小数-8

浮点表示法，大多数计算机中尾数为小数

规格化浮点数：对补码，尾数最高位和符号位不同。对原码，最高位为一。

短浮点数格式：

尾数其实为24位（隐含的一位为整数1），尾数用原码

第四章 加法器

单级先行进位：组内并行，组间串行 多级先行进位：组内并行，组间并行

定点加减法 补码加减法

[X+Y]补=[X]补+[Y]补

[-Y]补被称为[Y]补的机器负数，求[-Y]补的过程称为对[Y]补变补

若做加法，则两数直接相加；若做减法，则将被减数与减数的机器负数相加

补码的符号扩展方法：

原有符号位保持不变，正数补零，负数补益

第五章

We高电平为读

主存储器通常由存储体、地址译码驱动电路、I/O和读写电路组成

一个二进制数由若干位组成，当这个二进制数作为一个整体存入或取出时，这个数称为存储字

一为小端方案

存取周期与存取时间

Bm=主存等效工作频率×主存位宽÷8=内存时钟频率×倍增系数×主存位数÷ 8

Ram分为静态和动态 动态ram需要刷新

Dram 分两次将地址送入行地址选通信号 ras

列地址由列地址选通信号 cas 地址译码方式 单译码

单译码方式又称字选法，它所对应的存储器结构是字结构的，容量为M个字的存储器（M个字，每字b位），排列成M行×b列的矩阵，矩阵的每一行对应一个字，有一条公用的选择线wi（字线）。字线选中某一行时，同一行中的各位就都被选中，由读写电路对被选中的各位实施读出或写入操作。 双译码

双译码方式又称为重合法。通常是把K位地址码分成接近相等的两段，一段用于水平方向作X地址线，供X地址译码器译码；一段用于垂直方向作Y地址线，供Y地址译码器译码。X和Y两个方向的选择线在存储体内部的一个记忆单元上交叉，以选择相应的记忆单元。

读写时序，静态ram要加片选， rom要片选

存储芯片的地址分配和片选

线选法 不能充分利用系统的存储器空间，且把地址空间分成了相互隔离的区域，

全译码法：便于扩展，利用率高 译码电路复杂

这种一个存储单元出现多个地址的现象称地址重叠。

主存与CPU的硬连接有三组连线，

而两个部件之间还有软连接，即CPU向主存发出的读或写命令

提高存储器性能的主要技术有：双端口存储器、并行主存储器、高速缓冲存储器、虚拟存储器等。

它保存的信息只是主存中最活跃的若干块的副本

第六章

数据流是由指令流来驱动的

CPU的字长是指在单位时间内同时处理的二进制数据的位数 前端总线（Front Side Bus），链接主存，显卡等吞吐量高的组件（目前大多为外频的数倍） QPI总线：取代FSB的基于包传输的高速点到点连接技术QPI。使用GT/s、MT/s 。T/s指每秒传输次数。其实频率的两倍

QPI总线总带宽=每秒传输次数（即QPI速率）×每次传输的有效数据（即16bit/8=2Byte）×双向

(数据总线的宽度和qpi总线一次传递的数据量有关系？) 控制器的组成：：

1指令部件：程序计数器，指令寄存器（IR），指令译码器（id）,地址形成部件。 2时序部件:脉冲源，起停控制逻辑，节拍信号发生器 3微操作信号发生器 4中断逻辑控制

控制器的输入是机器指令代码，输出是微操作控制信号 控制器根据产生微操作信号方式的不同分为三种 （三种 组合逻辑型，存储逻辑型，结合型（pla））

组合逻辑型 速度快，结构不规整，修改调整困难，不能增加新功能

存储逻辑型 称为微程序控制器 设计规整，便于扩充，由于增加了控制存储器，速度

较慢 多了（控制存储器（CM），微指令寄存器（?IR ），微地址形成部件，微地址寄存器（ ?MAR ）） 结合型，（pla） 有前途

时序系统

1指令周期与机器周期 指令周期=i*机器周期 (完成一个基本操作所需要的时间称为机器周期) 2节拍：在一个机器周期内，要完成若干个微操作。一个机器周期分为若干个相等的时间段，每一个时间段对应一个电位信号，称为节拍电位信号 节拍的选取：

1统一节拍法：以最复杂的机器周期做基准2分散节拍法3延长节拍法4时钟周期插入

节拍脉冲包涵小的工作脉冲位于节拍的末尾，保证所有触发器都可靠、稳定地翻转

多级时序系统：

小型机中采用 机器周期，节拍，工作脉冲（机器周期间、节拍电位间、工作脉冲间既不允许有重叠交叉，也不允许有空隙，应该是一个接一个的准确连接） 时序控制方式

1同步控制方式，对简单指令造成时间浪费 2异步控制方式

3联合控制方式（在功能部件内部采用同步方式或以同步方式为主的控制方式，在功能部件之间采用异步方式）

指令的执行：1取址（从主存取出放到指令寄存器）： ①将pc中的内容送到MAR,并送地址总线(PC)→MAR ②由CU经CB向主存发出读 read ③从主存取出的指令经数据总线送到MDR M(MAR) →MDR ④将MDR的内容送至指令寄存器（IR）中。 (MDR)→IR

⑤将PC的内容递增，为取下一条指令做好准备。 (PC)＋1→PC 以上为公共操作 2分析取数 3指令执行

指令的微操作序列 取址周期

取址阶段的公共操作 (PC)→MAR Read

M(MAR)→MDR→IR (PC)＋1→PC 取数周期 (R0)→MAR； Read;

M(MAR)→MDR→Y；

执行周期

控制存储器（CM）用来存放实现全部指令系统的所有微程序，它是一种只读型存储器 .一旦微程序固化，机器运行时则只读不写。

微程序控制原理：一条机器指令可以分解为许多基本的微命令序列，每一条机器指令对应一段程序

微命令是微操作的控制信号 兼容性和互斥性微命令

微指令是控制存储器一个单元的内容，（即控制）字是微命令的集合 微指令包含两部分：操作控制字段，顺序控制字段 微周期

从控制存储器中取一条微指令并执行所需的全部时间 微程序

微指令的集合，一条机器指令对应于一段微程序

微指令编码法

1直接控制法（微指令字太长） 2最短编码法（译码复杂） 3字段编码法（直接间接）

机器指令的操作码字段指出各段微程序的入口地址（初始微地址）

第八章

外设的分类①输入输出②辅助存储器③终端④过程控制设备

道密度 tpi 位密度 bpi

存储容量 格式化存储容量 :实际可用的容量

平均存取时间： 存取时间（寻到时间 ，旋转时间，传输时间），取存取时间最大最小值的平均值

常用磁记录方式 1直接记录 归零 rz

不归零nrz

不归零-1 nrz-1

按位编码记录 调相制（PE）

记录“1”时，写电流在位周期中间由负变正；记录“0”时，写电流在位周期中间由正变负 当连续出现两个或两个以上“1”或“0”时，为了维持上述原则，在位周期的边界上也要翻转一次

调频制（fm）

记录“1”时，写电流在位周期中间和边界各改变一次方向；记录“0”时，写电流仅在位周期边界改变一次方向。 改进的调频制（MFM）

记录“1”时，写电流在位周期中间改变方向；记录独立的一个“0”，写电流不改变方向；记录连续的两个“0”，写电流在位周期边界改变方向。 改进的改进的调频制（M2FM）

记录“1”时，写电流在位周期中间改变方向；记录独立的一个“0”，写电流不改变方向；记录连续的两个“0”，写电流在位周期边界处改变方向，产生磁化翻转；记录连续两个以上的“0”，写电流在前两个“0”的位周期边界处改变方向，以后每隔两个“0”的位周期边界处，写电流再改变一次方向，产生翻转翻转

信息的存放。

存放时，优先存放在同一柱面上。 扇区编号从1开始，磁道从零开始 磁道号，磁头号，扇区号

格式化容量＝每道扇区数×扇区容量×总磁道数

分区域记录

字符显示方式中的vram 字符代码缓存和字符属性缓存

在字符显示方式中，将一屏中可显示的最多字符数称为分辨率 在图形显示方式中，将一屏中可显示的像素点数称为分辨率

第九章

输入输出接口：主机与外设的链接方式有 辐射型，总线型。输入输出接口解决传输信息形式和速度的差异

端口是指接口电路中可以进行读/写的寄存器

I/O编址方式

独立编址，设置专门的io指令 间接寻址64k个字节端口 间接时使用dx 统一编址

程序查询方式 主机与外设不能同时工作，系统效率低，控制简单

中断方式 适用于中低速设备

Dma方式 DMA方式只能进行简单的数据传送操作，在数据块传送的起始和结束时还需CPU及中断系统进行预处理和后处理

通道方式 是从属于CPU的一个专用处理器。只打扰CPU两次

程序中断与调用子程序的区别

子程序的执行是由程序员事先安排好的

子程序的执行受到主程序或上层子程序的控制 不存在同时调用多个子程序的情况

程序中断

简单中断 dma请求（让出一个或几个存取周期供外设与主存交换信息） 向量中断是指那些中断服务程序的入口地址是由中断事件自己提供的中断

只有当某个中断源的优先级别高于CPU现在的优先级时，才能中止CPU执行现在的程序。

Cpu响应中断的条件 ①有中断产生

②开中断 ③一条指令执行完毕

中断隐指令 ：接到中断到中断服务程序

其所完成的事为 (1) 保存断点

(2) 暂不允许中断 (3)引出中断服务程序

中断现场的保护和恢复

在中断服务程序开始时，应由软件去保存那些硬件没有保存，而在中断服务程序中又可能用到的寄存器（如某些通用寄存器）的内容，在中断返回之前，这些内容还应该被恢复

允许和禁止中断

（允许中断还是禁止中断是用CPU中的中断允许触发器控制的） 允许中断即开中断，下列情况时应开中断：

⑵ 在中断服务程序执行完毕，恢复中断现场之后；

⑵ 在多重中断的情况下，保护中断现场之后。 禁止中断即关中断，下列情况时应关中断：

⑴ 当响应某一级中断请求，不再允许被其他中断请求打断时； ⑵ 在中断服务程序的保护和恢复现场之前。

中断屏蔽

中断源发出中断请求之后，这个中断请求并不一定能真正送到CPU去，在有些情况下，可以用程序方式有选择地封锁部分中断，这就是中断屏蔽。

中断屏蔽触发器MASK=1，屏蔽中断

中断响应次序与中断处理次序

直接存储器访问DMA方式是在外设和主存储器之间开辟一条“直接数据通道”

如果采用定长信息块记录格式 ，直接寻址的最小单位是扇区。 磁盘地址为 ：驱动 器号、圆柱面号、盘面号、扇区号

Cpu周期为机器周期

如何知道取得 的是指令还是数据 ①地址来源不同 ②机器周期不同

Eint =0关中断

静态ram需要有片选端 动态可以用行选通信号，列选通信号

Dram采用了地址复用

译码器 的输出方向

5-17 30次操作，一次刷新

本文来源：https://www.bwwdw.com/article/baoh.html