计算机组成原理 大题复习题 - 图文

计算机组成原理

第一章 系统

4．冯诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？ 冯诺依曼型计算机的主要设计思想：“顺序存储，自动执行”。 主要组成部分：控制器、运算器、存储器、输入设备、输出设备。

5．什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？ 存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB、MB、GB来度量，存储容量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。

单元地址：单元地址简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地址。

数据字： 若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。

指令字： 若某计算机字代表一条指令或指令的一部分，则称指令字。

第二章 指令和控制 1、指令

★★★3．指令格式结构如下所示，试分析指令格式及寻址方式特点。

解：指令格式及寻址方式特点如下：

① 单字长二地址指令；

② 操作码OP可指定=64条指令；

③ RR型指令，两个操作数均在寄存器中，源和目标都是通用寄存器（可分

别指定16个寄存器之一）；

④ 这种指令格式常用于算术逻辑类指令。

4．指令格式结构如下所示，试分析指令格式及寻址方式特点。

解：指令格式及寻址方式特点如下：

① 双字长二地址指令；

② 操作码OP可指定=64条指令；

③ RS型指令，两个操作数一个在寄存器中（16个寄存器之一），另一个在

存储器中；

④ 有效地址通过变址求得：E=（变址寄存器）± D，变址寄存器可有16个。

12. 根据操作数所在位置，指出其寻址方式（填空）：

（1）操作数在寄存器中，为（寄存器直接）寻址方式。 （2）操作数地址在寄存器，为（寄存器间接）寻址方式。 （3）操作数在指令中，为（立即）寻址方式。

（4）操作数地址（主存）在指令中，为（直接）寻址方式

（5）操作数的地址，为某一寄存器内容与位移量之和可以是（相对，基值，变址）寻址方式。

★★★

选作题：设计一个操作码变长的12位指令系统的指令，三个地址和OP分别为3位。要求：只拿出一条扩展，问最少能扩展多少条，写出过程。

2、控制

1．请在括号内填入适当答案。在CPU中：

(1) 保存当前正在执行的指令的寄存器是（指令寄存器IR）； (2) 保存当前正要执行的指令地址的寄存器是(程序计数器PC)；

(3) 算术逻辑运算结果通常放在（通用寄存器）和（数据缓冲寄存器DR ）。

写出执行LAD R2,(R3) [((R3))→R2]指令时，CPU[页纸模型机]的动作和相应的控制信号。

设某计算机的系统模型如页纸（模型机）所示，图中明确表示了各部件及名称、信息通道、控制信号及名称。该系统以运算器为中心，采用微程序控制器，运行一条指令 ADD R1,R2 [(R1)＋(R2)→R1]。 问题：

1、 完成本指令需要几个机器周期（CPU周期）？需要几个T周期（时钟周期）？ 2、 说明指令类型。

3、 依照取指、执行顺序，写出CPU的动作和相应的控制信号

指令“ADD”画出其指令周期流程图，并列出相应的微操作控制信号序列。

11.已知某机采用微程序控制方式，其控制存储器容量为 512×48(位)。微程序可在整个控制存储器中实现转移，可控制微程序转移的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式。请问: （1）微指令中的三个字段分别应为多少位？

（2）画出围绕这种微指令格式的微程序控制器逻辑框图。 解： （l）假设判别测试字段中每一位作为一个判别标志，那么由于有4个转移条件，故该字段为4位；又因为控存容量为512单元，所以下地址字段为9位，。微命令字段则是：

（48－4－9）= 35位。

（2）对应上述微指令格式的微程序控制器逻辑框图如下图所示。其中微地址寄存器对应下地址字，P字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器的OP码、各种状态条件以及判别测试字段所给的判别标志（某一位为1），其输出用于控制修改微地址寄存器的适当位数，从而实现微程序的分支转移（此例微指令的后继地址采用断定方式）。

问题：

完成本指令需要几个机器周期（CPU周期）？需要几个T周期（时钟周期）？ 说明指令类型；

用方框图语言表示指令周期（下址分别为AH、BH和CH）； 设计该加法指令的微程序流程图；

微程序设计：依照取指、执行顺序，写出CPU的动作和相应的控制信号； 写出对应微指令的二进制编码（判别测试位为二位，直接地址为四位）；

按照机器运行的操作过程，依始终顺序，将所需控制信号填入表中，并在表格中划分出相应的机器周期。

第四章 存储器

1．有一个具有20位地址和32位字长的存储器，问： （1） 该存储器能存储多少个字节的信息？

（2） 如果存储器由512K×8位SRAM芯片组成，需要多少芯片？ （3） 需要多少位地址作芯片选择？

解：（1）∵ 220= 1M， ∴ 该存储器能存储的信息为：1M×32/8=4MB （2）（1000/512）×（32/8）= 8（片） （3） 需要1位地址作为芯片选择。

6.用32K×8位的E2PROM芯片组成128K×16位只读存储器，试问： （1）数据寄存器多少位？ （2）地址寄存器多少位？

（3）共需多少个E2PROM芯片？ （4）画出此存储器组成框图。 解：（1）系统16位数据，所以数据寄存器16位。

（2）系统地址128K＝217，所以地址寄存器17位。 （3）共需要8片。 （4）组成框图如下。

★★★

某CPU为16位地址线，主存储器由2片ROM（A0—A11）和2片RAM（A0—A11）构成，读写控制信号分开，（A12,A13为译码器输入，输出分别接到ROM1，ROM2，RAM1，RAM2）。请分析该主存的容量、片选方式和每个芯片的地址分配情况。

沈洪板书：

A.B. 16位 D.B. 8位 C.B. 2位 片内 A11~A0 212=22*210=4K RAM 4K×8 一片 ROM 4K×8 一片

A15 A14 A13 A12 | A11 ~ ~ ~ ~A0 0 0 0 0 0 ~ ~ ~ ~ 0

0 0 0 0 0 0 ROM1 ROM2 RAM1 RAN2

Y0 ROM1 ~ ~ ~ ~ 0 1 ~ ~ ~ ~

Y1 ROM2 ~ ~ ~ ~ 1 0 ~ ~ ~ ~ Y2 RAM1 ~ ~ ~ ~ 1 1 ~ ~ ~ ~

Y3 RAM2 1 ~ ~ ~ ~ 1 0000H ~ 0FFFH 1000H ~ 1FFFH 2000H ~ 2FFFH 3000H ~ 3FFFH

4. 有一个1024K×32位的存储器，由128K×8位的DRAM芯片构成。问：

（1）总共需要多少DRAM芯片？ （2）设计此存储体结构框图。 （3）改为写出芯片地址范围。

1024K*32?32片 解：(1)

128K*8 (2)如图。

A0-A16CPUD0-D31Y1Y2Y3Y4Y5Y6Y7Y8

A17-A193:8译码器

★★★

已知某计算机系统主存由2片（8片）6264（8KX8）构成，Cache存储器为2KB，采取直接相联方式映像，按4个32位的字分块。问： (1)主存地址多少位？Cache地址多少位？

(2)主存多少块？ Cache分多少块？块地址多少位？ (3)主存分多少区？区地址多少位？

(4)主存的39BH号块映射到 Cache块地址是多少？

(5)映射后Cache标记的内容？

第三章 实验（略） 第五章 运算

1. 写出下列各数的原码、反码、补码、移码表示（用8位二进制数）。其中MSB是最高位（又是符号位）LSB是最低位。如果是小数，小数点在MSB之后；如果是整数，小数点在LSB之后。 解：(1)先把十进制数?35写成二进制小数： 64 (?35)10=(-100011/1000000)2=(-100011×2-110)2=(-0.100011)2 64 令x=-0.100011B

∴ [x]原=1.1000110 (注意位数为8位)

[x]反=1.0111001 [x]补=1.0111010 [x]移=0.0111010

23(2) 先把十进制数写成二进制小数：

12823 ()10=(10111/10000000)2=(10111×2-111)2=(0.0001011)2

128 令x=0.0001011B ∴ [x]原=0.0001011

[x]反=0.0001011 [x]补=0.0001011 [x]移=1.0001011

(3) 先把十进制数-127写成二进制小数： (-127)10=(-1111111)2 令x= -1111111B ∴ [x]原=1.1111111

[x]反=1.0000000 [x]补=1.0000001

[x]移=1.0000001 (4) 令x=-1.000000B

∴ 原码、反码无法表示 [x]补=1.0000000

[x]移=0.0000000

本文来源：https://www.bwwdw.com/article/b9g2.html