Vivado Blackbox EDF + IP

Vivado Blackbox EDF + IP

1 生成blackbox 的EDF

1.1 建一个工程顶层文件为top.v 其例化了2个fifo: fifo1，fifo2。如图.1所示

图.1

fifo1只保留接口，内部没有逻辑语句。fifo2设置同fifo1。

图.2

1.2 综合过后打开open Synthesized Design

图.3

1.3 用tcl命令生成 edf文件

图.4

1.4 生成的edf文件如下所示

图.5

2 调用Vivado的IP

2.1 建一个Synthesized Project ，顶层文件用生成的top.edf 然后在添加已生成好的fifo工程

图.6

2.2 将bit文件和ltx文件下载到FPGA之后，观察FIFO有波形输出，说明此方法可行

图.7

本文来源：https://www.bwwdw.com/article/awxg.html