《电子测量技术》课程报告

滨江学院

《电子测量技术》

课程报告

学生姓名钱冬冬

专 业 电子信息工程

学 号 20132305925

二Ｏ一五 年 十二 月

基于Multisim的计时器设计与仿真

一、 电子计数式测频(/周期)的原理

1.测频原理

所谓“频率”，就是周期性信号在单位时间变化的次数。电子计数器是严格按照f=N/T的定义进行测频，其对应的测频原理方框图如图1 所示。从图中可以看出测量过程：输入待测信号经过脉冲形成电路形成计数的窄脉冲，时基信号发生器产生计数闸门信号，待测信号通过闸门进入计数器计数，即可得到其频率。若闸门开启时间为T、待测信号频率为F(x)，在闸门时间T内计数器计数值为N，则待测频率为f(x)=N/T。

若假设闸门时间为1s，计数器的值为1000，则待测信号频率应为1000Hz或1.000kHz，此时，测频分辨力为1Hz。

fx脉冲形成电路闸门电子计数器门控电路时基信号发生器分频电路 图1 测频原理框图和时间波形

2.测周原理

由于周期和频率互为倒数，因此在测频的原理中对换一下待测信号和时基信号的输入通道就能完成周期的测量。其原理如图2所示。

时基信号发生器分频电路脉冲形成电路闸门电子计数器fx周期倍乘M脉冲形成电路门控电路 图2 测周原理图

待测信号Tx通过脉冲形成电路取出一个周期方波信号加到门控电路，若时基信号(亦称为时标信号)周期为T0，电子计数器读数为N，则待测信号周期的表达式为

Tx?N?T0M

例如：fx = 50Hz，则主门打开1/50Hz（= 20ms）。若选择时基频率为f0 =

N?TxT010MHz，时基T0＝0.1us，周期倍乘选1，则计数器计得的脉冲个数为

=

200000 个，如以ms为单位，则计数器可读得20.0000(ms) ，此时，测周分辨力为0.1us。

二、 利用Multisim设计电子计数式计频(/周期)电路

1.基本原理

24秒计时器的总体参考方案框图如图1所示。它包括秒脉冲发生器、计数器、译码显示电路、报警电路和辅助时序控制电路（简称控制电路）等五个模块组成。其中计数器和控制电路是系统的主要模块。计数器完成24秒计时功能，而控制电路完成计数器的直接清零、启动计数、暂停/连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。

秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号要求并不太高，故电路可采用555集成电路或由TTL与非门组成的多谐振荡器构成。

译码显示电路由74LS48和共阴极七段LED显示器组成。报警电路在实验中可用发光二极管和鸣蜂器代替。

主体电路： 24秒倒计时。24秒计数芯片的置数端清零端共用一个开关，比赛开始后，24秒的置数端无效，24秒的倒数计时器的倒数计时器开始进行倒计时，逐秒倒计到零。选取“00”这个状态，通过组合逻辑电路给出截断信号，让该信号与时钟脉冲在与门中将时钟截断，使计时器在计数到零时停住。

十位显示个位显示译码驱动控制电路译码驱动计数器计数器秒脉冲发生器报警电路 图1 倒计时设计总体框图

总体电路说明：

倒计时功能主要是利用192计数芯片来实现，同时利用反馈和置数实现进制的转换，以适合分和秒的不同需要。由于该系统特殊的需要，到计时器到零时，通过停止控制电路使计数器停止计数并发出蜂鸣警报。

2.单元电路设计

2.1 信号发生部分

秒脉冲的产生由555定时器所组成的多谐振荡电路完成。电路图如下图所示。当开关断开时，555定时器产生周期为1s的脉冲；当开关闭合时，电路不能输出信号，于是没有脉冲输入74LS192中，故74LS192在保持状态，即实现暂停功能。

图2 信号发生电路

2.2 倒计时部分

24秒倒计时电路。这部分电路的主体部分在时钟脉冲的输入情况下工作，下面进行具体分析。

计数器的倒计时功能。用两片74LS192分别做个位（低位）和十位（高位）的倒计时计数器，由于本系统只需要从开始时的“24”倒计到“00”然后停止，所以，这里的高位不需要做成六十进制的计数器。

因为预置的数不是“00”，所以我选用置数端LOAD来进行预置数。时钟脉冲分别通过两个与门才再输进个位（低位）的down端，当停止控制电路送来停止信号时，截断时钟脉冲，从而实现电路的停止功能。

低位的借位输出信号用作高位的时钟脉冲。

两片计数器具体接法。Vcc、UP接+5V电源，GND接地；时钟脉冲从与门输出后接到低位的down，然后从低位BO’接到高位的down；输入端低位C、高位B接电源，其他引脚和CLR都接地。LOAD接到开关C的活动端，C 的另外两引脚分别接G的活动端和地。而G的另外两个引脚分别接到电源和地。

图3 24秒倒计时电路

2.3 停止控制电路

倒数计数器到零时，需要将电路转换到“24”并且停住。现在选取计数器到零的状态24秒计到“00”，从各引脚引出线接到二脚与非门，当计数器从“00”状态转换到“99”时，用与非门把该状态转换成低电平（其余时间为高电平）控制LD。使电路转换到“24”。由于数字99是在很短的时间才能看到，用肉眼是看不到的，于是能实现从“00” 到“24”的转换。再通过与非门所组成的触发器的输出端输出低电平，使74LS192处于保持状态。这样就实现了转换并停止的电路。

图4 停止控制电路

2.4 警报提示装置

警报提示就是完成任一计时器计时结束时，系统给出连续的提示音。

当电路由“00” 到“24”时，下面一个与非门输出低电平，而鸣蜂器的和LED1的正极已经接了高电平，故这时由于两端存在电压差，所以鸣蜂器和LED1均能正常工作。从而发出报警信号。

图5 警报提示电路

3.总设计（总电路图）

图6 电路总原理图

由555定时器输出秒脉冲经过R30输入到计数器U1的CD端，作为减计数脉冲。当计数器计数计到0时，U1的(13)脚输出借位脉冲使十位计数器U5开始计数。当计数器计数到“00”时应使计数器复位并置数“24”。本电路利用从“00”到“99”时，通过与非门，使电路置数到“24”并且保持该状态。由于“99”是一个过渡时期，不会显示出来，所以本电路采用“99”作为计数器复位脉冲。当计数器由“00”跳变到“99”时，利用个位和十位的“9”即“1001”通过与非门U12去触发Rs触发器使电路翻转，从11脚输出低电平 使计数器置数，并保

持为“24”，同时LED发光二极管亮，蜂鸣器发出报警声，即声光报警。按下S1时，Rs触发器翻转11脚输出高电平，计数器开始计数。若需要暂停时，按下S3，振荡器停止振荡，使计数器保持不变，断开S1后，计数器继续计数。

(1)S3：手动复位按钮。 (2)S2：暂停按钮。 (3)S1：启动按钮。

4.总结

本节课为CPLD/FPGA设计最后一节实验课，通过前两节课的学习，我已基本掌握了Quartus软件的使用方法，了解了原理图输入的原理和过程。这节课做的是有限状态机设计实验，需要做出仿真代码与波形，除此之外，还要用Multisim软件做出仿真图，是本次实验的难点，在此期间遇到了不少困难，在老师与同学的帮助下，最终完成了实验设计。对这门课程的学习，锻炼了我们的动手能力，也学习了知识，为以后学习奠定了基础。

本文来源：https://www.bwwdw.com/article/aoa6.html