数电实验书

数字电子技术基础实验

实验一 逻辑门电路功能及参数的测试 ................................................... 3

1.1 实验目的.................................................................... 3 1.2 实验设备 ..................................................................... 3 1.3 基础知识要点及参考电路 ....................................................... 3 1.4 实验内容及要求 ............................................................... 4 1.5 实验报告要求 ................................................................. 5 实验二 组合逻辑电路分析—全加器和加法器 .............................................. 6

2.1 实验目的 ..................................................................... 6 2.2 实验设备 ..................................................................... 6 2.3 基础知识要点及参考电路 ....................................................... 6 2.4 实验内容及要求 ............................................................... 7 2.5 实验报告要求 ................................................................. 8 2.6 实验指导 ..................................................................... 8 实验三 十进制计数译码及显示电路 .................................................... 11

3.1 实验目的 .................................................................... 11 3.2 实验设备 .................................................................... 11 3.3 基础知识要点及参考电路 ...................................................... 11 3.4 实验内容及要求 .............................................................. 13 3.5 实验报告要求 ................................................................ 15 实验四 锁存器、触发器功能测试及应用 ................................................ 16

4.1 实验目的 .................................................................... 16 4.2 实验设备 .................................................................... 16 4.3 基础知识要点及参考电路 ...................................................... 16 4.4 实验内容及步骤 .............................................................. 18 4.5 实验报告要求 ................................................................ 20 4.6 实验指导 .................................................................... 20 实验五 任意进制计数器的设计 ......................................................... 21

5.1 实验目的 .................................................................... 21 5.2 实验设备 .................................................................... 21 5.3 基础知识要点及参考电路 ...................................................... 21 5.4 实验内容及要求 .............................................................. 24 5.5 实验报告要求 ................................................................ 24

1

实验六 555时基电路及其应用 ........................................................ 25

6.1 实验目的 .................................................................... 25 6.2 实验设备 .................................................................... 25 6.3 基础知识要点及参考电路 ...................................................... 25 6.4 实验内容及要求 .............................................................. 26 6.5 实验报告要求 ................................................................ 27 实验七 D / A数据转换器 ............................................................ 28

7.1 实验目的 .................................................................... 28 7.2 实验设备 .................................................................... 28 7.3 基础知识要点及参考电路 ...................................................... 28 7.4 实验内容及要求 .............................................................. 29 7.5 实验报告要求 ................................................................ 31 实验八 综合训练 ..................................................................... 32

8.1 多位LED显示器的动态扫描驱动电路 ............................................ 32 8.2 单元电路的综合应用(一) ...................................................... 35 8.3 单元电路的综合应用 (二) ..................................................... 37

2

实验一 逻辑门电路功能及参数的测试

1.1 实验目的

1.掌握TTL门电路逻辑功能的测试方法。 2.了解TTL与非门主要参数的含义及测试方法。

3.掌握数字集成芯片的使用，学习检查集成芯片的好坏。 1.2 实验设备

1.示波器； 2.直流稳压电源； 3.数字电路实验箱； 4.万用表。

1.3 基础知识要点及参考电路

1.门电路逻辑功能的测试

TTL逻辑门电路系列有很多不同功能、不同用途的逻辑门电路。通过实验的方法逐项验证其真值表，测试其逻辑功能。同时，根据逻辑功能是否正确，可以初步判断集成芯片的好坏。

2.TTL与非门主要参数 (1)输出高电平电压UOH

输出高电平电压UOH是指与非门有一个以上输入端接地或接低电平时的输出电平值。空载时，UOH必须大于标准高电平(USH=2.4 V)，测试电路如图1.1所示。

(2)输出低电平电压UOL

输出低电平电压UOL是指与非门所有输人端都接高电平时的输出电平值。空载时，UOL必须小于标准低电平(USL=0.4V)，测试电路如图1.2所示。

+Vcc+5V+Vcc+5V&UOH5V&RLRL500ΩUOL5.1kΩ

图1.1 测试UOH电路 图1.2 测试UOL电路

(3)输入短路电流IIS

输入短路电流IIS是指与非门被测输入端接地，其余输入端悬空时，由被测端流出的电流。一般，IIS <1.6 mA，测试电路如图1.3所示。

(4)扇出系数N

3

扇出系数N是指一个与非门能带同类门的最大数目，用以衡量带负载的能力。计算为：N?IOL 其中IISIIS为输入短路电流，IIS输出为低电平时，最大允许负载电流。一般要求N >8，测试电路如图1.4所示。

+Vcc+5VIIS+Vcc+5VR100Ω&UO&mARP1kΩIOLmAUO≤0.4VV

图1.3 测试IIS电路 1.4 测试扇出系数N电路 图6.1.3 测试IIS电路 图6.1.4 图图图图图图N图图

3.74LS00等门电路外引线排列

74LS00为四2输入与非门，芯片含有4个2输入与非门，外引线排列和逻辑符号如图1.5所示，设A、B为输入端，Y为输出端。

74LS32为四2输入或门Y??A?B?，74LS86为四2输入异或门Y??A?B?，74LS08为四2输入与门Y??A?B?。74LS32、74LS08及74LS86的外引线排列与74LS00的规律相同，如图1.5所示。

Vcc144A134B124Y113A103B93Y874LS0011A21B31Y42A52B672YGND

图1.5 74LS00（74LS32、74LS08、74LS86）的外引线排列图

TTL集成门电路外引脚分别对应逻辑符号图中的输入、输出端。电源和地一般为集成块的两端，如14脚集成块，7脚为电源地（GND）、14脚为电源正端（VCC）。外引脚的识别方法是：从豁口或标志黑点处逆时针依次递增，1、2、3??等。DIP管脚按电路需要有8、14、16、20、24、28和40脚等。

4.集成门电路的质量判别

可以用数字万用表逻辑档检测TTL门电路的好坏。先将集成电路电源“VCC”和“GND”管脚接通电源和地，其他管脚悬空，数字万用表的黑表笔接电源“地”上，用红表笔测门电路的输入端，数字万用表逻辑显示应为l态，如显示为0态，则说明TTL门电路输入端内部击穿，门电路坏了，不能再使用；用红表笔测门电路的输出端，输出应符合门电路的逻辑关系。例如与非门（74LS00），数字万用表测量两输入端悬空都为逻辑1，输出应符合逻辑与非的关系，测量输出应为逻辑0态。如果逻辑关系不对，则可判断门电路已坏。

1.4 实验内容及要求

1.TTL门电路逻辑功能的测试

(1)在与非门(74LS00)、或门(74LS32)及异或门(74LS86)每块芯片中，任选一个门按真值表逐项验证逻辑功能，测试结果填入表1.1中。

4

表1.1 门电路逻辑功能测试

输 入 A B 0 0 0 1 1 0 1 1 74LS00 Y1 74LS32 Y2 输 出 74LS86 Y3 电压／V

(2)观察与非门对脉冲的控制作用：在实验板上选用74LS00的任一与非门，用连续脉冲信号作为与非门的一个输入变量，用示波器观察当另一个输入端接高电平和接低电平时，电路的输入、输出波形。

2.TTL与非门主要参数的测试

(1)按图1.1接线，测试输出高电平电压UOH。 (2)按图1.2接线，测试输出低电平电压UOL。 (3)测试电路如图1.3所示，测试输入短路电流IIS。

(4)测试扇出系数N的电路如图1.4所示。调节RP，在输出电压保持U=0.4 V的条件下，读出毫安表的

O

最大电流值，即最大允许负载电流IOL,然后计算扇出系数N。 1.5 实验报告要求

1.预习报告的要求

实验名称、实验内容、试验线路、电路元件和电源的参数、相应测量数据的表格。 2.讨论并完成下面工作： (1)整理实验数据和观察的波形。 (2)总结实验的收获与体会。

5

实验二 组合逻辑电路分析—全加器和加法器

2.1 实验目的

1.熟悉组合逻辑电路分析的步骤。

2.加深对全加器、加法器电路的理解，并学会灵活运用这些电路。 3.掌握BCD码的加法运算电路。 2.2 实验设备

1.74LS283； 2.74LS54； 3.74LS86； 4.74LS00。

2.3 基础知识要点及参考电路

1.组合逻辑电路的特点

按照逻辑功能的不同特点，常把数字电路分成两大类，一类叫做组合逻辑电路，另一类叫做时序逻辑电路。组合逻辑电路在逻辑功能上的特点，也是和时序电路的区别，它表现在，电路某一时刻的稳态输出只取决于当前的输入取值，而与电路过去的状态无关。它在电路结构上的特点是只包含门电路，而没有存储（记忆）单元。

2.组合逻辑电路的分析步骤

(1)根据给出的组合逻辑电路图，由输入级向后递推，写出每个门电路的输出对于输入的逻辑关系，最后得到整个组合逻辑电路的输出变量对于输入变量的逻辑函数表达式；

(2)利用逻辑代数法或卡诺图法，对所得逻辑函数表达式进行转换或化简，得到逻辑函数的标准或最简的“与—或”表达式；

(3)由逻辑函数的标准或最简“与—或”表达式逐值代入，得出真值表； (4)通过真值表判断逻辑功能，并用简要语言描述逻辑功能。 3.全加器

所谓全加器就是完成两个1位二进制数相加，并考虑到低位来的进位，得到本位的和且产生向高位进位的逻辑部件。若Ai,Bi分别表示两个加数，Ci为低位来的进位，Si为本位和，Ci+1是向高一位的进位，则可得到全加器的逻辑函数最小项表达式如下

Si?AiBCi?AiBiCi?AiBiCi?AiBC,2,4,7) iii??m(1Ci?1?AiBCii?AiBCii?AiBiCi?AiBCii??m(3,5,6,7)

4.74LS283引脚排列及功能

74HC283是两个四位二进制数超前进位全加器，其求和真值表分别如表2.1所示，A和B是两个4

位二进制数的输入端，C4，S3，S2，S1，S0是5位输出端，C0是进位输入端，而C4是进位输出端。

6

表2.1 74LS283真值表

输入 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 输出 C0 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 C4 0 0 0 1 0 1 1 1

5.8421BCD码加法运算

通常用二—十进制（BCD）码表示十进制数，因此在运算中BCD码加法运算也是必须的，对于任何1位十进制数需要用一个4位二进制码来表示。如8421BCD码。但在相加过程中，若所得和大于9或产生进位，则和的结果是无效BCD码，这时需把十进制6（二进制0110）加到和上，成为加6纠错，结果就为正确的BCD码的和了。

2.4 实验内容及要求

1.分析逻辑电路的功能，并测试验证。

(1)逻辑电路如图2.1所示，试分析两个逻辑电路功能，并且弄清全加器和加法器的概念，写出表达式，列出真值表。

Ci+1Si≥1＆1　=1=1≥1　＆≥1＆(a)图6.3.1全加器方案AiBiCi (b)AiBi （a） （b）

图2.1 全加器方案

(2)用74LS00，74LS54及74LS86分别实现这两个电路，并验证真值表。 2.分析加法器逻辑电路功能并验证结果

用与非门和加法器（74LS283）实现两个一位的8421BCD码的加法运算，逻辑电路如图2.2所示，并验证所加结果。

7

十位C个位{742830D8D4S3S2C41A2A0A3AD2D1S1S0C0B3B2B1B00≥1&&校正电路S3C41A2A0A3A1A2A0A3AS274283S1S0C00B3B2B1B0B3B2B1B0

图2.3 8421BCD码加法器

注：用四位二进制加法器74LS283芯片构成的一位8421BCD码加法器电路如图2.2所示，用实验室提供的钮子逻辑开关相应的发光二极管显示“被加数”、“加数”，8段数码管显示“和”，观察A、B取不同值时的加法结果并记录实验数据。

2.5 实验报告要求 1.预习报告的要求

实验名称、实验内容、试验线路、电路元件和电源的参数、相应测量数据的表格。 2.讨论并完成下面工作：

(1)按照组合逻辑电路分析步骤，总结实验内容一相应的分析和测试结果。

(2)根据实验内容2测试的结果，分析实验中出现的问题并思考如何用两片74LS283组合两位BCD码加法器，74LS283应该怎样连接。

(3)为什么通用集成电路只有加法器而没有减法器？ 2.6 实验指导 1.实验顺序及注意事项

将集成芯片颌口朝左插放在单元电路实验区上，先连接好电源端与接地端，然后按引脚排列图连接逻辑功能导线。

注意，+5V电源需经数字万用表校准后才能连接到电路芯片。在做74LS54芯片功能测试时注意观察与或非门的多余输入的处理。

2.全加器74LS283组成一位十进制加法器工作原理分析 (1)十进制全加器运算结果分析

8

四位二进制加法器的和有16种运算结果（0～15）并逢16进1，见表2.2。用四位二进制码表示一位十进制数,只能取其中十种结果（0～9）并逢10进1。如用74LS283实现一位十进制全加法，全加器运算结果需进行修正，才可以构成十进制全加器，从运算结果表得出以下结论：

1)两个一位十进制数相加可出现二十种不同的结果（0～19）； 2) (0～9)这十种结果可以直接使用；

3) (10～15)这六种结果不能直接使用。74LS283的进位位不能提供进位信号，需要强迫进位； 4) (16～19)这四种结果也不能直接使用，但74LS283进位位提供进位信号，产生自然进位。 3.强迫进位电路分析

74LS283组成的一位十进制加法运算结果中，（10～19）这十种结果不能直接使用，需向高位进位。在向高位进位的同时，还必须对和数进行修正。逻辑表达式如下：

Cf?D8D4D2D1?D8D4D2D1?D8D4D2D1?D8D4D2D1?D8D4D2D1?D8D4D2D1

化简后，得到表达式为

Cf?D8D4?D8D2

一位十进制数相加的进位信号应包含自然进位C4和强迫进位Cf，即

Ci?C4?Cf?C4?D8D4?D8D2?C4D8D4D8D24.全加器运算结果的修正

在运算结果（10～19）范围内产生强迫进位时，即在（10～15）范围中，四位二进制码的和减去10，即加上10的二进制码的的补码0110，在产生自然进位时，因四位二进制码是逢16进1，所以在和数中加上6（即加上0110）。从上述分析可知，无论产自然进位还是强迫进位，都在四位二进制码的和数加上0110，结构示意图如图2.4所示。

进位被加数加数低未进位进位产生电路加法器283加6补偿电路和修正信号长生电路

图 6.3.3 一位BCD码求和结构示意图图2.4 一位BCD码求和结构示意图

表2.2 一位BCD码未经修正和修正之后的和 十进制的和 未经修正的BCD码的和 修正后的BCD码的和 C4 0 1 2 0 0 0 S3 0 0 0 S2 0 0 0 S1 0 0 1 S0 Ci 0 1 0 0 0 0 D8 0 0 0 D4 0 0 0 D2 0 0 1 D1 0 1 0 9

3 0 0 0 1 1 0 0 0 1 1 4 0 0 1 0 0 0 0 1 0 0 5 0 0 1 0 1 0 0 1 0 1 6 0 0 1 1 0 0 0 1 1 0 7 0 0 1 1 1 0 0 1 1 1 8 0 1 0 0 0 0 1 0 0 0 9 0 1 0 0 1 0 1 0 0 1 10 0 1 0 1 0 Cf 0 0 0 0 11 0 1 0 1 1 Cf 0 0 0 1 强迫进位 12 0 1 1 0 0 Cf 0 0 1 0 13 0 1 1 0 1 Cf 0 0 1 1 14 0 1 1 1 0 Cf 0 1 0 0 15 0 1 1 1 1 Cf 0 1 0 1 16 1 0 0 0 0 1 0 1 1 0 17 1 0 0 0 1 1 0 1 1 1 自然进位 18 1 0 0 1 0 1 1 0 0 0 19 1 0 0 1 1 1 1 0 0 1

10

实验三 十进制计数译码及显示电路

3.1 实验目的

1.了解十进制计数器的逻辑功能和使用。 2.学习译码器和共阴极七段显示器的使用方法。 3.熟悉组成计数、译码、显示电路的方法。 4.初步掌握分析和排除数字电路故障的一般方法。 3.2 实验设备

1.74LS160； 2.74LS90； 3.74LS48； 4. LG5012。

3.3 基础知识要点及参考电路

计数器是一个用以实现计数功能的时序部件。它不仅可用作计脉冲数，还常用作数字系统的定时、分频和数字运算的逻辑功能。

计数器种类很多，按材料可分为TTL型及CMOS型；按各触发器翻转的次序，可分为同步计数器和异步计数器；根据计数制的不同，可分为二进制计数器、十进制计数器和N进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器；还有可预置数和可编程功能计数器等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。

1. 74LS160外引线排列及功能

同步十进制计数器74LS160芯片内有4个D型触发器，单时钟脉冲输入，上升沿触发，输出采用8421码。它具有清除、送数、计数和保持功能，并且本级设有进位信号输出，可用作快速计数及几位串级计数时的进位输出。该芯片为DIP-16封装，图3.1为该芯片外引线排列图及功能，其中8脚是数字电路地GND；16脚是正电源端UCC，标准工作电压是UCC= +5V；1脚是置“0”端Cr；2脚是时钟脉冲信号控制端CP；3、4、5、6脚分别是计数器数据输入端A、B、C、D；7、10脚分别是封锁预置数端S1、S2；9脚是使能端

LD；11、12、13、14脚分别是计数器计数结果输出端QD、QC、QB、QA；15脚是进位信号输入端QCC。

图3.2为其组成的同步十进制计数器电路。

Vcc=5V74LS160VC16CQC15CQA14QB13QC12QD11S210LD9ABCDR4R3R2R1360Ω360Ω360Ω360Ω74LS1601C2CP3A4B5C6D7S18GND LED4LED3LED2LED1图6.6.2 同步十进制计数器电路 11

图6.6.1 74LS160图图图图图图图

图3.1 74LS160外引线排列及功能 图3.2 同步十进制计数器电路

2.74LS90外引线排列及功能

异步计数器74LS90采用8421码，双时钟脉冲输入，下降沿触发的二—五—十进制计数器，并具有可直接置“0”、置“9”功能。该芯片为DIP-14封装，如图3.3所示。其中7脚是数字电路地GND；14脚是正电源UCC，标准工作电压是UCC=+5V；1、3脚分别是置“9”端S9(1)、S9(2)；2、6脚是空脚；4、5、8、9脚分别计数器输出端QC、QB、QD、QA；10、11脚分别是时钟脉冲输入端CPA、CPB；12、13脚分别是置“0”端R0(1)、R0(2)。

图3.4为其组成的异步十进制计数器电路。

141312111098CP2CP11143710512Vcc=+5VQAQBQCQD74LS90981174LS901CP22R13R24N5VCC6S17S2图3.3 74LS90外引线排列及功能 图3.4 异步十进制计数器电路

图6.6.8 74LS90图图图图图图图

图6.6.9 LS90图

3.数码显示电路

常见的数码显示器有半导体数码管(LED)和液晶显示器两种（LCD）。其中LED又分为共阴极和共阳极两种类型。半导体数码管和液晶显示器都可以用TTL或CMOS集成电路驱动。

七段数码管内部由8个发光二极管组成，包含7个各段划和一个小数点，位置排成8形。8个发光二极管的连接电路有共阴接法和共阳接法两种。共阳接法就是把所有发光二极管的阳极都接在一起，形成一个由高电平驱动的公共端COM，各管的阴极由低电平有效的段码信号a～g控制。共阴接法则相反，它的公共端COM是所有发光二极管的阴极，由低电平驱动，而各段发光二极管的阳极由高电平驱动。各段发光二极管正向导通时发光，导通电压UD约为2V，导通电流ID约为3～5mA，电流太大可能会损坏器件。所以，使用时必须根据所加信号的幅度选择限流电阻。 4.七段显示译码器74LS48

七段显示译码器74LS48的外引线排列参阅图3.4。74LS48的输出是高电平有效，可以直接驱动LED。D3、D2、Dl、D0为四位二进制码输入；a、b、c、d、e、f、g的输出分别驱动7段数码管的a、b、c、d、e、f和g段。译码驱动器有3个使能端．灯测试输入LT、动态灭零输入RBI、静态灭灯输入BI／动态灭零输出RBO(管脚功能复用)。

当LT接低电平时，译码器各段输出低电平，数码管7段全亮．因此可利用此端输入低电平对数码管的好坏进行判别测试。

RBI是动态灭零输入使能端，当LT = 1，RBI = 0时，如果输入数码D3D2D1D0 = 0000，译码器各段输出均为低电平，数码管不显示数字(但输入其他数码，数码管仍显示)，并且灭零输出RBO为0。因此，可以利用RBI端，可对无意义的零进行消隐。

BI是静态灭灯输入使能端，它与灭零输出RBO共用一个管脚。当BI = 0．不论D3D2D1D0为何状态，

12

译码器各段输出均为低电平，显示器各段均不亮，利用BI可对数码管进行熄灭或工作控制。

RBO是动态灭零输出端，当RBI = 0、LT = 1、D3D2D1D0 = 0000时，RBO = 0(即BI／RB0为输出端)，表示译码器处于灭零状态。RBO端的这个功能设置主要用于多个译码器级联时，对无意义的零消隐。其他情况下，RBO输出状态均为l。74LS48的功能表详见表3.1，其驱动电路如图3.4所示。

表3.1 74LS48功能表

十进制功 能 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 消隐 脉冲消隐 灯测试 输入 LT 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 -- 1 0 RBI 1 -- -- -- -- -- --- -- -- -- -- -- -- -- -- -- -- 0 -- D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 -- 0 -- C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 -- 0 -- B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 -- 0 -- A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 -- 0 -- BI/ RBO 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 输出 a 1 0 1 1 0 1 0 1 1 1 0 0 0 1 0 0 0 0 1 b 1 1 1 1 1 0 0 1 1 1 0 0 1 0 0 0 0 0 1 c 1 1 0 1 1 1 1 1 1 1 0 1 0 0 0 0 0 0 1 d 1 0 1 1 0 1 1 0 1 0 1 1 0 1 1 0 0 0 1 e 1 0 1 0 0 0 1 0 1 0 1 0 0 0 1 0 0 0 1 f 1 0 0 0 1 1 1 0 1 1 0 0 1 1 1 0 0 0 1 g 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 0 1 字型 0 1 2 3 4 5 6 7 8 9 暗 暗 暗 8

74LS47是驱动共阳极数码管的译码驱动器，功能与74LS48的功能相似。74LS47的输出是低电平有效，可以直接驱动LED，即输出为1时，对应LED字段点亮：输出为0时，对应字段熄灭。 3.4 实验内容及要求

1.测试74LSl60的计数功能

(1)按图3.2所示，将74LS160在实验电路插件板绝缘槽的两侧合适的位置上插好，接线中8脚接数字电路地；16脚UCC接+5V；11、12、13、14脚输出端分别外接电阻R1、R2、R3、R4和发光二极管LED1、LED2、LED3、LED4串联后接地；2脚接数字脉冲信号；3、4、5、6脚接逻辑电平输入信号；1、7、9、10脚接逻辑电平控制信号；15脚进位信号输出。

(2)通电以前，重新检查电路连接是否正确，若无误后接通电源。 (3)按表3.1所示，测量十进制计数器的电路功能

1)清零：计数器清零时，只要1脚清零端为低电平“0”，不管其它脚为何种状态，此时计数器输出为零。

2)置数：1脚清零端为高电平“1”，9脚使能端为低电平“0”，当2脚时钟脉冲上升沿到来时，计数器输出结果与输入数据相同 。

3)保持：1脚清零端为高电平“1”，9脚使能端为高电平“1”，只要7、10脚中有一个为低电平“0”，

13

那么，计数器输出保持原态。

4)计数：1脚清零端为高电平“1”，9脚使能端为高电平“1”，7、10脚封锁预置数端为高电平“1”，计数脉冲由2脚输入，观察计数器输出端11、12、13、14脚外接发光二极管显示状态，发光二极管亮为数字“1”，不亮为数字“0”。将测试结果记入表3.2。

表3.2 74LSl60逻辑功能表

项目 输 入 或 控 制 2脚 1脚 CP 清零 置数 保持 计数 × ↑ × ↑ RD 0 1 1 1 9脚 LD × 0 1 1 7脚 S1 × × 0 × 1 10脚 3脚 S2 × × × 0 1 A 4脚 B 5脚 C × C × × 6脚 D × D × × 输 出 11脚 12脚 13脚 14脚 QD 0 D QC 0 C QB 0 B QA 0 A × × A × × B × × 原态 加1计数

表3.3 74LSl60十进制计数测试

CP 0 1 2 3 4 5 6 7 8 9 10 QD QC QB QA

2.测试74LS90的计数功能

(1)按图3.4所示，将74LS90在实验电路插件板绝缘槽的两侧合适的位置上插好，接线中7脚接数字电路地；14脚UCC接+5V；4、5、8、9脚输出端分别外接电阻R1、R2、R3、R4和发光二极管LED1、LED2、LED3、LED4串联后接地；9、11脚短接；10脚时钟脉冲控制端接计数脉冲信号；1、3、12、13脚接低电平“0”或数字电路地；2、6脚为空脚。

(2)通电以前，重新检查电路连接是否正确，若无误后接通电源。 (3)参考表3.1和3.2，测量并记录十进制计数器的逻辑功能和计数功能。 3.两位十进制计数器

做一个两位十进制计数器（要求从1显示到99），用两位译码显示电路显示的电路，接线图如图3.5

14

所示。

GND1/2LS5012(1)2g 2f 2e 2d 2c 2b 2a21/2LS5012(2)1g 1f 1e 1d 1c 1b 1aGND1VccVcc74LS24874LS248VccVcc74LS29074LS290CP1

图3.5 两位十进制计数器接线图

3.5 实验报告要求 1.预习报告的要求

实验名称、实验内容、试验线路、电路元件和电源的参数、相应测量数据的表格。 2.讨论并完成下面工作：

(1)整理实验结果，写出实验报告。

(2)根据所观察的波形，说明对分频概念的理解。

(3)结合实验，总结计数器清零、预置数及计数功能的实现。并简述计数器异步清零和同步预置数的功能。

(4)如何实现2位十进制数的显示?

(5)上述数码显示器为共阴极，如果为共阳极显示器，应如何连接电路? (6)怎样检测共阴极七段字形显示器的好坏?可以用+5 V的电压直接测量吗?

15

实验四 锁存器、触发器功能测试及应用

4.1 实验目的

1.掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。 2.熟悉各类触发器之间相互转换方法。 3.熟悉D锁存器的功能及应用。 4.2 实验设备

1.数字双踪示波器；

2.4LS74、74LS112、74LS373、74LS00。 4.3 基础知识要点及参考电路

1.时序逻辑电路及其主要单元电路

实用中的数字系统大多是时序逻辑电路，而时序逻辑电路又是由组合电路与存储电路结合而成的，简称时序电路，它的特点是任一时刻的稳态输出，不仅和当时的输入值有关，而且和以往各个时刻的输入取值有关，其中存储电路是电路记忆功能的核心电路，而实现存储功能的两种逻辑单元电路，即锁存器和触发器。

锁存器和触发器是构成各种时序电路的主要单元电路，其共同特点是都具有0和l的两种稳定状态，一旦状态被确定，就能自行保持，即长期存储l位二进制码，直到有外部信号作用时才有可能改变。锁存器是一种对脉冲电平敏感(即脉冲电平触发)的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。而触发器则是一种对脉冲边沿敏感的存储电路，它们只有在作为触发信号的时钟脉冲沿(上升沿或下降沿)的变化瞬间才能改变状态，是属于脉冲边沿触发。触发器通常由锁存器构成。按其功能来分，锁存器有RS锁存器、D锁存器。触发器有JK触发器、D触发器、T触发器和T?触发器等。按制造材料分，有TTL类和CMOS类，它们在电路结构上有较大差别，但逻辑功能基本相同。

锁存器、触发器除作为时序逻辑电路的主要单元外，一般还用来做消震颤电路、同步单脉冲发生器、分频器及倍频器等

2.基本RS锁存器

基本RS锁存器可以是由两个与非门或或非门在输出端交互反馈组成双稳态存储电路。其功能是完成置0和置l任务，其中R端(CLR端)称复位端或置0端。S端（PR端）称为置1端。图4.1所示为用与非门构成的基本RS锁存器。

S(PR)U1A74LS00DL1(Q)L2R(CLR)UB174LS00D(Q’)

图6.5.1 用与非门构成的基本RS锁存器图 4.1 用与非门构成的基本RS锁存器

16

3.D锁存器

D锁存器有两种结构：逻辑门控的D锁存器和传输门控的D锁存器。无论哪种结构，都有两个输入端，数据输入D和使能输入E。当E = 0时，无论D信号怎样变化，输出Q和Q均保持不变。当需要更新状态时，可将门控信号E置1，此时，根据送到D端新的二值信息将锁存器置为新的状态。若D = 0，无论基本RS锁存器原来状态如何，都将使Q = 0，Q= 1；反之，则将锁存器置为1状态。若D信号在E = 1期间发生变化，电路提供的信号路径将使Q端的信号跟随D而变化。在E由1跳变为0以后，锁存器将锁存跳变前瞬间D端逻辑值，作为暂存的一位二进制数据。常用TTL型D锁存器有74LS75(4D)、74LS373(8D)；CMOS有CC4042、CC40174、CC4508。

74HC373是中规模集成的CMOS八D锁存器。它的引脚排列如图4.2所示。74HC373核心电路是8个传输门控D锁存器。

U23478131417181111D23DD45D6DD78DDENG1Q23Q4Q5QQ6Q7OC8QQ256912151619D01D1......1D711DC1C1-1DC1C1......1D............C1C1--LEOE111......1EE......E

图6.5.2 74HC373图图图图图Q0Q1Q7

图6.5.3 74HC373图图图图图图4.2 74HC373引脚排列图 图4.3 74HC373内部结构图

8个D锁存器共用一个锁存使能信号LE(ENG)驱动，当LE为高电平时为有效电平，允许所有D锁存器动作，更新它们的状态；LE为低电平时则保持8位数据不变。

8个D锁存器输出端都带有三态门，OE(OC)为输出使能信号，当OE为低电平时，为有效电平，输出锁存的信号；当OE为高电平时，则输出为高阻态，使锁存器与输出负载得到有效隔离，同时也可以使74HC373方便地应用于微处理机或计算机的总线传输电路。 4.D触发器

D触发器(74HC74)在时钟脉冲CP的前沿(上升沿0?1)触发翻转，触发器的次态Qn?1 取决于CP脉冲上升沿来到之前D端的状态，特性方程为Qn?1 = D。因此，它具置0、置1两种功能。在CP = 0、CP = 1期间和下降沿到来，D端的数据状态变化，都不会影响触发器的输出状态。

VC14Cn2Rd132D122CP112Sd102Q92Q8-QRDCPQSDD11Rd21D74LS74 31CP41Sd51Q61Q7GND

图6.5.5 74LS74图图图图图图图图4.4 74LS74逻辑符号图 图4.5 74LS74引脚排列图

图6.5.4 74LS74逻辑符号图 17

CLR和PR分别是决定触发器初始状态 的异步置0、置1端（又叫直接置0、置1端）。当不需要强迫置0、置1时，CLR和PR端都应置高电平（如接+5V电源）。常用TTL型D触发器有74LS74(双D)、74LSl74(6D)、74LSl75(4D)、74LS377(8D)等；CMOS有CD4013(双D)、CD4042(4D)。

5.JK触发器

JK触发器(74HC112)是一种利用传输延迟时间的边沿JK触发器，它在时钟脉冲CP的后沿即在CP脉冲的(下降沿1?0)触发翻转。它具有置0、置l、保持和翻转四种功能，可用特性方程Qn?1?JQn?KQn表示。CLR和PR仍为直接置0、置l端。常用TTL型JK触发器有74LSl07、74LSll2(双JK下降沿触发，带清零)、74LS109(双JK下降沿触发，带清零)、74LS111(双JK，带数据锁定)等；CMOS有CD4027(双JK上升沿触发)等。

本实验采用的集成芯片为74LS112型(双JK下降沿触发，带清零)，引脚排列图形符号如图所示。

VCC161RD152RD142CP132K122J112SD102Q9-QQ74LS112RDKCPJSD11CP21K31J41SD51Q61Q72Q8GND 图6.5.6 74LS112逻辑图

图6.5.7 74LS112图图图图图图图图4.6 74LS112引脚排列图 图4.7 74LS112逻辑符号图

4.4 实验内容及步骤

1.基本RS锁存器的功能测试

选用一片74LS00组成一个RS锁存器。按图4.1连接好测试电路，按照表4.1中条件，观察并记录锁存器输出端Qn?1的变化情况，体会脉冲电平触发的特点。

2.D锁存器的功能测试

选用74LS373按图4.3连接好测试电路，使D7D6D5D4D3D2D1D0=10000001并使LE从低电平变为高电平时，观察并记录锁存器输出端的变化情况，体会锁存器的功能。

3.JK触发器的功能测试

选用74LS112，按表4.2要求测试74LS112的逻辑功能，观察并记录触发器输出端Qn?1的变化情况。 (1)直接复位、置位端的功能测试，体会它决定触发器初态的作用。 (2)逻辑功能的测试。要求在不同的输入状态和初始状态下测试输出端状态。 4.JK触发器构成T?触发器

按图4.8连接好测试电路，用实验室提供的连续脉冲做时钟脉冲，用示波器观测并记录CP和Q的波形，认真体会触发器的分频作用。

18

表4.2 JK触发器功能测试表

SD RD CP × × ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↑ J × × 0 0 0 0 1 1 1 1 1 K × × 0 0 1 1 0 0 1 1 1 Q × × 0 1 0 1 0 1 0 1 1 nQn?1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 5.D触发器的功能测试

选用74LS74，按表4.3要求测试74LS74的逻辑功能，观察并记录触发器输出端Qn?1的变化情况。 (1)直接复位、置位端的功能测试，体会它决定触发器初态的作用。 (2)逻辑功能的测试。要求在不同的输入状态和初始状态下测试输出端状态。

表4.3 D触发器功能测试表

CP × × ↑ ↑ 6.D触发器构成T?触发器

D × × 1 0 RD SD Qn × × × × Qn?1 0 1 1 1 1 0 1 1 按图4.9连接好测试电路，用实验室提供的连续脉冲做时钟脉冲，用示波器观测并记录CP和Q的波形，认真体会触发器的分频作用。

HHHRDJCPQCPD-DR-QK-DS-Q-DSQH图6.5.8 JK触发器构成T’触发器

H图6.5.9 D触发器构成T’触发器

图4.8 JK触发器构成T?触发器 图4.9 D触发器构成T?触发器

19

4.5 实验报告要求

1.预习报告的要求

实验名称、实验内容、试验线路、电路元件和电源的参数、相应测量数据的表格。 2.讨论并完成下面工作：

(1)列表整理各类型触发器的逻辑功能。

(2)总结JK触发器74LSll2和D触发器74LS74的特点。

(3)画出依触发器作为T?触发器时，输出端波形图，讨论它们之间相位和时间的关系。 4.6 实验指导

1.在锁存器、触发器的静态测试中，为了防止因开关触点机械抖动可能造成的误动作，CP信号由实验室提供的单脉冲发生器提供，按键按下时，P+输出端的输出瞬时为脉冲上升沿（↑），按键抬起瞬时为脉冲下降沿（↓）。

2.在做RS基本锁存器和D触发器的功能测试时可以练习用单脉冲信号和开关分别测试其功能，从而进一步观察他们在不同的外部信号作用时输出状态改变时的区别。

20

实验五 任意进制计数器的设计

5.1 实验目的

1.进一步熟悉集成十进制计数器的逻辑功能和各控制端的作用。 2.掌握用集成计数器实现任意模计数器的方法。 3.熟悉集成计数器的级联方法。 5.2 实验设备

1.74LS161； 2.74LS192； 3.74LS00； 4.74LS20。

5.3 基础知识要点及参考电路

常用的集成计数器均有典型的产品，不必自己设计。如需要其他任意一种进制的计数器时，可以用已有的计数器外添加适当的反馈逻辑电路而构成。用模值为M进制计数器实现N进制计数器且M>N时，必须设法跳过(M-N)个状态，可用反馈置零法或反馈置数法；若N>M，则要用多片M进制计数器来实现，片间的级联方法有串行进位、并行进位、整体置零和整体置数几种方式。

1.反馈清零法

反馈清零法适用于有清零功能的计数器。在计数过程中，若将某中间状态N1反馈到清零输入端，计数器的输出将立即回到0000状态，计数器将开始重新计数。若为异步清零功能计数器，则实现的进制为N = N1；若为同步清零功能，则实现的进制为N = N1-1。

四位二进制同步计数器74LSl61的外引线排列如图5.1所示，具有异步清零功能。图5.2电路的工作状态为0000-0110，构成了七进制计数器。

VccCOQoQ1Q2Q3ETT__LD74LS161CRCP D0 D1D2D3ETPGND

图5.1 74LSl61的外引线排列图

21

&+VCC+VCC&Q0Q1CRQ2Q3ETPET1LDCPETPET1CRQ0Q1Q2Q3LDD2D374LS16174LS161D0D1CP

图6.7.2 图图图图图图161图图5.2 反馈清零法（161） 图5.3 反馈置数法（161）

图6.7.3 图图图图图图161图

2.反馈置数法

反馈置数法有两种形式：利用预置数端LD或进位位输出端CO实现。适用于有预置数或进位位功能的计数器。

（1）利用预置数端LD构成：当计数器计到（N-1）时，通过反馈逻辑使LD=0，则当第十个CP到来时，计数器输出端为Q0Q1Q2Q3 = D0D1D2D3。电路如图5.3，工作状态为0000-0110，构成了七进制计数器。

（2）利用进位位输出端CO构成：当反馈逻辑通过进位位输出端CO实现时，即D3D2D1D0预置为M补，M

补

= M - N。电路如图5.4。

1+VCCETPET1CRCO74LS161D00D11D21D30LDCP

图图6.7.4 进位置补法（1615.4 进位置补法 ）3.级联法

当所需计数器M值大于集成计数器本身二进制计数器的最大值（模）时可采用级联法构成任意进制计数器。级联可分为串行进位和并行进位两种。串行进位的级联电路如图5.5所示，并行进位（也称超前并行进位）的级联电路如图5.6所示。后者与前者的速度有较大提高。

&+VCC+VCC&&ETPET1LDQ0Q1Q2Q3CRCPETPET1LDQ0Q1Q2Q3CRCP74LS16174LS161CP 图6.7.5 5.5 串行进位的级联电路串行进位的级联电路

22

&+VCC&&Q0+VCCLDCPQ1Q2Q3CRETPET1LDQ0Q1Q2Q3CRCP74LS161ETPET174LS161CP

图5.6 并行进位的级联电路 图6.7.6 并行进位的级联电路

4.74LS161

74LS161是4位二进制同步计数器，它的主要功能有 （1）同步清除。当CR=0时Q0Q1Q2Q3=0000。

（2）同步预置。当CR=1，LD=0时在CP上升沿作用下，Q0Q1Q2Q3=D0D1D2D3。 （3）计数。当CR=1，LD=1，TEr=1, TET=1时，对CP脉冲实现同步计数。

（4）保持。当CR=1，LD=1若TEr=0，或TET=1时，计数器禁止计数，为保持状态。其外引线排列图如图5.1所示，CO为进为输出端，74LS161的功能表见表5.2。

5.74LS192

74LS192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号5.7所示，功能表见表5.1。

VCC16D015CR14BO13CO12LD11D210D3974LS1921D12Q13Q04CPD5CPU6Q27Q38GND图6.7.7 74LS192的外引线排列图

图5.7 74LS192外引脚排列

（1）当清除端CR为高电平“1”时，计数器直接清零。

（2）当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0 D1 D2 D3置入计数器。 （3）当CR为低电平，LD为高电平时，执行计数器功能。执行加计数时，减计数端CPD接高电平，计数器脉冲CPU输入。执行减计数时，加计数端CPU接高电平，计数脉冲由减计数端CPD输入。

表5.1 输入 输出 CR 1 0 0 0

LD CPL × × ↑ 1 CPD × × ↑ D3 × d × × D2 × c × × D1 × b × × D0 × a × × Q3 0 d Q2 0 c Q1 0 b Q0 0 a × 0 1 1 加计数 减计数 23

5.4 实验内容及要求

1.计数器74LSl61功能测试（计数、清零、置数、使能及进位）

根据预习中设计好的测试电路连接，按表5.2要求验证。CP脉冲选用手动单次脉冲式1Hz正方波，输出接电平显示或用数码管显示。

表5.2

输入 输出 功能 CLR LD ENP ENT CLK A B L × × × × × × H L × × ↑ a b H H L × × × × H H × L × × × H H H H ↑ × × QAn+1 × × L C D c d × × × × × × a QBn+1 L b QCn+1 L c QDn+1 L d RCO L ＃ ＃ 异步清零 同步预置 保持 保持 同步计数 QAn QAn QBn QBn QCn QCn QDn QDn L ＃ 加1计数 2.分别按照图5.2、图5.3、图5.4接线，验证用清零复位法、置位法、CO置补法构成十进制计数器。 3.试用74LS161及基本逻辑门电路实现十进制计数器要求： (1)利用异步清零端CR实现。

(2)利用同步置数端LD实现，反馈逻辑由输出端Q3Q2Q1Q0构成，从0000开始计数。 (3)利用同步置数端LD实现，反馈逻辑由输出端Q3Q2Q1Q0构成，从0101开始计数。 (4)利用同步置数端LD实现，反馈逻辑由进位输出端CO构成。 4.利用74LS161及基本逻辑门构成六十进制计数器，要求： (1)计数前清零。

(2)用串行进位和并行进位两种方式设计。

5.利用74LS192及基本逻辑门构成二十四进制计数器，要求： (1)设计二十四进制加法计数器，实现由00-23累加计数。 (2)设计二十四进制减法计数器，实现由23-00递减计数。 5.5 实验报告要求

1.预习报告的要求

实验名称、实验内容、试验线路、电路元件和电源的参数、相应测量数据的表格。 2.讨论并完成下面工作：

(1)总结集成计数器74LSl61和74LSl92的使用体会。 (2)总结利用集成计数器实现N进制计数器的使用体会

24

实验六 555时基电路及其应用

6.1 实验目的

1.熟悉基本定时电路的工作原理及定时元件RC对振荡周期和脉冲密度的影响 2.掌握用555集成定器构成定时电路的方法 6.2 实验设备

1.数字双踪示波器； 2.定时器芯片555（556）； 3.电位器、电阻、电容自选。 6.3 基础知识要点及参考电路

在数字逻辑电路的设计中，经常需要用到具有不同频率且具有一定的宽度和幅度的脉冲信号。通常情况下，可产生不同频率且具有一定宽度和幅度的脉冲信号的电路有两种，即自激的脉冲振荡电路和脉冲整形电路。

集成定时器555，又叫555时基电路，是一种将模拟电路的数字电路巧妙的结合在一起单片集成电路。它具有结构简单、使用电压范围宽、工作速度快、定时精度高、驱动能力强等优点。555定时器配以外部元件，可以构成多种实际应用电路。广泛应用于产生多种波形的脉冲振荡器、检测电路、自动控制电路、家用电器以及通信产品等电子设备中。在作定时器使用时，555和7555的定时精度分别是1％和2％。555电路在作振荡器使用时，输出脉冲的最高频率可达500kHz。

555集成定时器分为双极型和单极型两类。若集成片内只有一个时基电路，则双极型型号为555，单极型型号为7555；若在一个集成芯片内包含有两个时基电路，则对应的型号分别是556和7556。双极型的电源电压范围为Vcc=4.6～16V，单级型的电源电压范围为Vcc=3～18V。

虽然定时器的型号很多，但内部电路基本相同，引脚和功能也完全相同。图6.1是555的内部结构图，图6.2是它的外引脚图，表6.1是它的功能表。

图6.1 555内部结构图 图6.2 555外引脚排列图

25

表6.1 555功能表

TR ⅹ ＜1/3Vcc ＞1/3Vcc ＞1/3Vcc RD 0 1 1 1 TH ⅹ ＜2/3Vcc ＞2/3Vcc ＜2/3Vcc Q 0 1 0 原态 T的状态 导通 截止 导通 不变

6.4 实验内容及要求 1.自激多谐振荡器

图6.3是用7555定时器构成的自激多谢振荡器，R、RP和C为定时元件，C的作用是防止干扰电压对电路的影响。如果是用555，R的取值一般要大于1kΩ；如果使用7555，则应在2kΩ以上，否则易损坏器件。

波形主要参数估算公式如下：

正脉冲宽度 TW1?0.69(R?RP)C 负脉冲宽度 TW2?0.69RPC

重复周期 T?TW1?TW2?0.7(R?2RP)C

重复频率 f?占空比 q?111.43?? T0.7(R?2RP)C(R?2RP)CR?RP

R?2RP (1) 按6.3接线，要求振荡频率范围为500～1000Hz，给定电容值C=0.1μF，确定其他元件参数

(2) 装调所设计的振荡器，用双踪示波器观察uC与uO的同步波形。用示波器改变RP及C，再用双踪示波器观察uC与uO同步波形的变化，并记录下来。

2.单稳态触发器

图6.4是用7555定时器构成的单稳态触发器。RP和C为定时元件，TW由RP、C参数决定，估算公式TW≈1.1RPC

(1) 按6.4连线，要求输出脉冲宽度可调。给定电容值C = 0.1μF。输入信号用上一步骤自激多谢振荡器的输出信号或实验室提供的信号源 。

(2) 装调所设计的单稳态触发器，用双踪示波器观察uC与uO的同步波形。改变RP及C，再用双踪示波器观察uc与uo输出电压同步波形的变化，并记录下来。

VccVcc 4R76Rp2C8VccOUT348DISRDu1u0Rp267TRTHRDVcc3OUTu0TH7555TRGND1CO5C10.01uF7555COGND1DIS5C10.01uFC

图6.3 自激多谐振荡器 图6.4 单稳态触发器 3 555定时器构成的压控振荡器

(1)利用 555定时器按图6.5连接成一压控振荡器电路。根据表的条件观察并记录输出端的波形状态，体会不接入控制信号时，电路的初始振荡频率与控制电压之间的关系；试计算振荡频率与控制电压之间的

26

关系，观察当输入控制电压增大或减小时，输出频率如何变化。

表6.2

U/V 1.0 1.2 1.5 2.0 T/s f /Hz Ua/V 2.5 3.0 4.0 5.0 T/s f/Hz (2)按6.2所得的数据绘制Ua-f曲线。

+5V　　5.1kΩ4u03871kΩ55510kΩ512kΩUA0.01uF261kΩ10uF图6.8.5 压控振荡器

图6.5 压控振荡器

6.5 实验报告要求

1.预习报告的要求

实验名称、实验内容、试验线路、电路元件和电源的参数、相应测量数据的表格。 2.讨论并完成下面工作：

(1)按实验内容要求整理实验数据。

(2)画出555电路组成单稳态电路中要求的相应波形。计算各波形的脉宽，并讨论影响脉宽公式的实际误差原因。

(3)简述555定时器构成压控振荡器的原理。 (4)写出对555定时器的应用体会。

27

实验七 D / A数据转换器

7.1 实验目的

1.熟悉D / A转换器基本原理。

2.了解数模转换器DAC0832的基本结构和特性。 3.掌握D/A转换集成芯片DA0832的使用方法 7.2 实验设备

1.数字双踪示波器；

2.D/A0832、741、 74LS161； 3.电位器、电阻、电容自选。 7.3 基础知识要点及参考电路

1.D/A转换器

D/A转换器是把数字量转换成模拟量的器件，它相当于一种译码器。其输入的是二进制（或BCD）代码，输出是与之成比例的模拟量数值。但D/A转换器的输出大都为电流输出形式，一个n位D/A转换器的基本构成如图所示。它是由数码寄存器、模拟电子转换开关、电阻解码网络、求和电路及基准电压等几部分组成。数字量以串行或并行输入方式输入并存储于数码寄存器中，寄存器并行输出的每位数码驱动对应数位上的模拟开关，将在电阻解码网络中获得的相应数位权值送到求和电路，求和电路将各位权值相加便得到与数字量对应的模拟量。

2.DAC0832

DAC0832是由双缓冲寄存器和R—2R电阻网络组成的D/A转换器，采用CMOOS工艺制造，与TTL电平兼容，属于电压输入、电流输出型。它是目前微机控制系统常用的D/A转换芯片。其结构框图和外引脚排列图如图7.1所示。

(a) 逻辑框图 (b) 引脚排列 图7.1 DAC0832单片D/A转换器逻辑框图和引脚排列

其中：D7～D0数字信号输入端；ILE输入寄存器允许，高电平有效；CS片选信号，低电平有效；WR1写信号1，低电平有效，XFER传送控制信号，低电平有效；WR2写信号2，低电平有效；I01、I02是DAC电流输出端；Rf是集成在片内外接运放的反馈电阻；VREF是基准电压（-10V～10V）；VCC是电源电压（+5V～15V）；AGND是模拟地；DGND是数字地。

3. DAC0832工作方式

由于DAC0832内部有两级缓冲寄存器，所以可方便地选择三种工作方式：

(1)直通工作方式，WR1、WR2、XFER和CS接地，而ILE接高电平，即不用写信号控制，使输入

28

数据直接进入D/A转换器。

(2)单缓冲工作方式，两个寄存器之一处于直通状态，另一个寄存器处于受控状态，输入数据只经过一个寄存器缓冲控制后进入D/A转换器。

(3)双缓冲工作方式，两个寄存器均处于受控状态，即用WR1、WR2分两步控制，输入数据要经过两个寄存器缓冲控制后进入D/A转换器。在这种方式下，可使D/A转换器输出前一个数据的同时，采集下一个数据，以提高转换速度。

4.大规模集成DAC芯片使用注意事项

(1)要选择分辨率、精度、速度足够的DAC芯片。 (2)要选择功能特征符合需要的DAC芯片。

1输入特征。不同的集成芯片，对输入数字信号的要求是不一样的。例如，多数输入为纯二进制码，○

但有的却为8421BCD码；多数芯片要求并行输入，但有的输入却必须是串行的，如MAX515等。

2输出特征。多数集成芯片必须外接运算放大器和基准电压，但DAC1200系列内包含运放和基准电○

源。另外，输出电平一般是2-10V，电流型输出为20MA以下，但也有高压（24-30V）和大电流（如3A）产品。

3控制功能。如片选、锁存、电平转换等功能，根据需要选用合适芯片。 ○

(3)基准电源有固定、可变、内载和外接之分。

其他如温度特性、电源极性、产品工艺等，可视价格、功耗、使用环境等选择决定。 7.4 实验内容及要求

1.预习D / A转换器的类型及构成，弄清其转换原理及工作方法。 2.预习DAC0832，弄清其工作原理、引脚功能及连接方式 3.DAC0832典型电路（一）实验图如图7.2所示。

5V5V1kΩQ4CP计Q3数Q2器Q1D7D6D5D4D3D2D174LS161D0CSWR1WR2XFERAGDG10kΩ-15VRWDAC0832+15VVccILEVREFR1 (1)将DAC0832接成直通工作方式，如图所示，要求使能端CS、XFER、WR1、WR2均接零，ILE接+5V，使其构成直接转换方式。八位数字量用实验室提供的LED开关代替，用以改变输入的数字量7~0。 注：AGND和DGND相连接地，基准电压接+5V，运放电源(μA741的电源电压)为正负15V，调零电位器

29

IOVIOV-μA711+Vcc图6.9.2 图7.2 DAC0832典型电路（一）

为10kΩ。

(2)接线检查无误后，置数据开关D7~D0为全零，接通电源，调节运放的调零电位器，使输出Vo= 0。 (3)再置数据开关D7~D0为全1，调整RF，改变运放的放大倍数，使运放输出满量程。 (4)数据开关从最低位逐位置1，并逐次测量模拟电压Vo，并填入表7.1中。

表7.1

输 入 数 字 量 输出模拟量V0(V) D7 D6 D5 D4 D3 D2 D1 D0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 4.DAC0832典型电路（二）实验

5V791016LIEv1Q7cc014CY136VRRP信号源2CP74LS161Q11252KΩ15Q2ZQ3114Rf9DAC083210KΩl11out1+lout212-2Q1416XFER170CPQ131531174LS161CYQ12142GND10Q31113810CSWR1WR21218

图7.3 DAC0832图6.9.3典型电路（二）

(1)用74LS161，μA741和DAC0832，按图连接电路。

30

(2)经检查无误后，调节VREF=5V，输入CP脉冲（单脉冲），开始计数，观察Vo电压变化。当D7~D0分别为00H、20H、80H及FFH时，记录各数字量对应的模拟输出电压Vo，填入表7.2中。

表7.2

输入数字量 00H 20H 40H 80H 输出模拟量 VREF＝5V (3)调节基准电压为2.5V,重复上一步骤。 5.设计性实验

VREF＝2.5V FFH 注：在00H时，需要通过调整可变电阻器，使输出为0mV。

使用计数器、DAC0832和其他附加电路设计一个阶梯波发生器电路。把计数脉冲送到计数器进行计数，计数器的输出端接D/A转换器的输入端，D/A转换器的输出则为周期阶梯电压波形。

要求写出设计步骤，分析设计思路，并在实验系统上调试，用示波器观测并记录输出电压的波形。 7.5 实验报告要求 1.预习报告的要求

实验名称、实验内容、试验线路、电路元件和电源的参数、相应测量数据的表格。 2.讨论并完成下面工作：

(1)讨论分析反馈电阻RF接到引脚9和引脚11有何区别，输出电压如何变化？

(2) 注意观察和理解，反馈电阻RF接到引脚9和引脚11时，调零和调满量程方法的意义。 (3) 熟悉DA0832三种工作，总结本次实验中直通工作方式接线特点。

31

实验八 综合训练

8.1 多位LED显示器的动态扫描驱动电路

8.1.1 训练目的

1.了解扫描驱动电路的组成和工作原理。

2.通过实验熟悉扫描显示电路的设计和使用方法。

3.熟悉和掌握运用数字集成电路组成实用电路的原理分析能力。 4.了解数字电路的组成和排除故障方法。 8.1.2 训练参考电路

多位LED显示器的动态扫描驱动参考电路如图8.1.1所示。

+5V510K510K510K510K3数码管f[LEDgn]bgcDPYad8数码管f[LEDgn]bgcDPYad数码管f[LEDgn]bgcDPYda数码管f[LEDgn]bgdefgcDPYaeeabcdefgabcdefgabcdeefg12345671234567123456774LS07OC门1111G1A1B2G2A2B123474LS13956789101112131415161Y31Y21Y11Y02Y32Y22Y12Y01abcdefg246180121474LS48135791113ABCDQ1Q0+5VEPET24618012141613与非门74LS0024ABCDE1E2E3E4246824682468246874LS16113579111315555CPABCDLD74LS1251357定时器74LS125135774LS125135713571234567abcde74LS125A0B0C0D0 图8.1.1 多位LED显示器的动态扫描驱动参考电路

8.1.3 说明

七段LED显示器也称数码管，用在要求显示数字的场合，使用时必须加译码驱动电路，常用的显示电路有两种工作方式，既静态译码显示和动态扫描显示。所谓静态译码显示是指一个译码驱动电路驱动一个七段显示器进行数码显示，是一种典型的静态显示电路，它常被用于电子钟、频率计等各种数字系统。而动态扫描显示是指多个七段显示器共用一个译码驱动电路，由扫描电路控器各位显示器分时进行显示，即每个显示器按不同的时间轮流使用这个译码驱动电路，从而显示单元电路更加简单。在单片机系统中，常用动态扫描显示电路，例如HD7279A、MAX721 9等就是能够同时驱动8位共阴极数码管的驱动芯片。

(1) 一位显示器的译码驱动电路

在数字集成电路中，七段译码器／驱动器是专门用来驱动数码管发光显示数码的。能驱动共阴极结构LED数码管的集成电路有：74LS48、74LS49、741。74 LS248、74LS249、CC4511、MC14495等；能驱动共

32

阳极结构LED数码管的集成电路有：74LS47、74LS246、74LS247等。一位显示器的译码驱动电路的参考电路如图8.1.4所示。

(2)多位显示器的动态扫描译码驱动电路

当显示器的位数较多时，每位显示器用一个译码驱动电路，电路的复杂程度会增加，采用动态扫描多位显示器，会减少电路连线，缩小体积，下面以4位共阴极显示器的动态扫描译码驱动电路为例，说明其设计方法。

1分析要求，画出电路的原理框图 ○

动态扫描显示的参考电路如图8.1.1所示，它包括一片译码器带4位LED显示器译码驱动电路、多路数据选择器和控制电路4个组成部分。图中，4位LED显示器共用一片译码/驱动器 (74LS48)，各位LED数码管对应的笔段相并联后，再与译码器的输出端连接。电路的工作原理是：每个待显示的学生学号（BCD码数据，例如4D3、4D2、4D1、4D0。)分别送到4个不同的数据选择器输入端，控制电路产生的数据信号(1Y0、1Y1、1Y2、1Y3。)控制数据选择器的输出，4个数据选择器的输出分别送到74LS48的数据输人端，经过74LS48译码后，送到4个显示器的输入端，同时，控制电路产生的显示器位选择信号2Y0、2Y1、2Y2、2Y3。分别送到显示器的公共端，当位选择信号为低电平时，其对应的显示器发光显示数码。当它为高电平时，其对应的显示器不发光。

注意：多位LED扫描显示时，数码管承受的是脉冲信号，平均功率较低，为使显示有足够的亮度，必须使流过显示器的电流增大一些，或者显示器的工作电压提高。

2单元电路设计 ○

(A)数据选择器

数据选择器选用集成电路74LS125进行设计较为简便。它是4个三态输出缓冲器，引脚排列图如图8.1.2所示。图中，A0、A1、A2、A3为数据输入端选择输入端，Q0、Q1、Q2、Q3为数据输出端,EN0\\EN1\\EN2\\EN3为控制输入端，，当EN = 0时逻辑关系为Q = A；EN = 1时为高阻状态。三态输出缓冲器电路的具体连接请同学自己完成。

VCC14EN413A412Q411EN310A39Q3874LS1251EN12A13Q14EN25A26Q27GND

’ 8.1.2 74LS125三态输出缓冲器引脚排列图

(B)控制电路

控制电路由NE555时钟脉冲产生电路、74LS161计数器组成的分频电路和74LS139译码器构成，它的功能有两个：一是产生数据选择的选择控制信号（1Y0、1Y1、1Y2、1Y3），二是产生的显示器位选择信号(2Y0、2Y1、2Y2、2Y3 )。具体的电路请同学自己完成。其中，时钟脉冲产生电路选用定时器NE555实现。

在设计时钟脉冲产生电路时，应考虑位选择信号的频率太低，会使显示闪烁，如果它的频率过高，往往使显示的数码产牛余辉，结果显示的数码不够清晰。为此，位选择信号的频率应设计在下式确定的范围内

25N < fc < 100N

式中，N为显示器位数，fc为选择信号的频率，单位为Hz。 8.1.4 训练任务

设计制作一个多位LED显示器的动态扫描驱动电路，该驱动电路能分时驱动4位共阴极数码管显示数

图6.10.2 74LS125的外引线排列图 33

码，分别显示学生学号的后四位数，显示的数码清晰明亮，无闪烁现象发生

8.1.5 调试步骤

1.组装调试用一片译码器带4位LED显示器译码驱动电路、四路数据输入电路，每一路数据输入用一组BCD码代替学生的学号。

2设计、组装并调试控制电路，，用示波器观察比较它们的时序关系

3完成动态扫描电路的联调。在数据输入端同时输入4个不同的BCD码数据，应显示不同的数码。 4将动态扫描电路的CP改为l Hz的正方波信号，观察数据的动态显示过程。

8.1.6 训练报告要求

1.画出完整的动态扫描显示电路的原理图。

2.静态显示电路与动态显示电路的区别是什么？两种电路的优缺点何在？ 3.动态扫描显示电路的工作原理是什么。 4.简述心得、体会与建议。

34

8.2 单元电路的综合应用(一)

8.2.1训练目的

1.掌握单元电路的工作原理。

2.训练用单元电路构成功能电路的方法，提高应用能力。 8.2.2 训练参考电路

数字电路实验综合应用电路，如图8.2.5所示。 8.2.3 说明

图8.2.5数字电路实验综合应用(一)电路

图8.2.5数字电路实验综合应用(一)电路，是利用在基础实验中做过的单元性电路实验组合而成的。电路中包括矩形波信号产生电路、分频电路、控制电路等。

1.电路组成

矩形波信号产生是由定时器NE555和外围元件构成的电路。电路中R1、R2、C1、C2是定时电阻和电容，C3是控制电压稳定电容，Sl是改频控制开关。闸门控制是由与非门74LS00构成的电路。电路中S2是闸门电路控制开关。十分频是由十进制同步计数器74LSl60构成的电路。二分频是由D触发器74LS74构成的电路。电路中C4、C5、C6分别是各级电路高频去耦电容。

2.基本工作过程

电路工作时，由多谐振荡电路产生的矩形波信号(或CP脉冲)，送入闸门控制电路。当开关S2断开时，闸门控制电路被打开，矩形波信号经闸门控制电路，送入十分频电路，再经二分频电路输出；当开关S2接通时，闸门控制电路被关闭，无矩形波信号输出。

8.2.4 训练任务及调试步骤

1.按参考电路图8.2.5搭接并完成各单元电路功能的调试。

2.按参考电路图8.2.5，正确的组接功能电路，并经检查正确无误后接通电源。按下述要求进行功能测试。

(1)将S2断开，可用双踪波器1通道测量矩形波信号振荡电路输出波形，2通道测量十分频矩形波信号输出波形或十分频后的二分频矩形波信号输出波形，并绘制在图8.2.6中。

35

Ui1tUi2tAvt

图8.2.6

(2)用示波器测量电路U0、Uo1和Uo2各点波形的幅值。 (3)用示波器测量电路Uo、Uo1和Uo2各点信号的频率值。 (4)以Uo信号为基准比较Uo1和Uo2信号的分频比。 (5)将S2接通，再测上述各点波形。

8.2.5 训练报告要求

1.整理并绘制出完整的功能电路图。 2.总结训练体会。 8.2.6 训练指导

实验中，当电路工作不正常时，可用示波器逐级检查波形，测试各级电路输入、输出波形是否正常，如发现电路输入波形正常而输出波形不正常，就表明本级电路有故障，通过分析后，确定电路的故障点，排除故障。

36

8.3 单元电路的综合应用 (二)

8.3.1 训练目的

1.训练正确连接电路、以及调试、查找、处理故障的技能，提高实践能力。 2.练习将所学知识较为完整、系统地应用于实际电路中，提高应用能力。

3.了解设计一个显示测量结果电路的一般过程，弄懂电路的含义，进行参数设计，实物实现。 8.3.2训练参考电路

测量显示电路参考电路，如图8.3.6所示，该电路被测量为方波信号频率，要求能显示信号频率的大小。

Vcc5VU2B74LS00DU2C74LS00DVIU2D74LS00D`U1VccOISRSTOUTU1AC3THRGNDC2LM555CMGNDGNDTRICONC1Vcc5VR2U3R2R1INRRA9291A B C DGNDDCO_HEX 图8.3.6 测量显示电路参考电路

8.3.3 说明

本次训练通过完成一个显示测量结果的功能电路的组装和调试，具体实践数字电子技术中设计功能电路的一般过程，以提高应用能力。

训练时，输入信号VI可取自函数发生器的数字信号输出端，要求数码管能实时显示VI的频率fi。检查时由教师现场指定所测频率值进行测量。具体要求如下：

1.充分理解电路的工作原理，考虑好确定电路参数(R4、R2)的方法，拟定调试步骤； 2.在实验室内进行电路安装、调试，使数码管显示出信号频率指定值；

3.显示量程扩大为19，其中高位1用LED点亮表示，画出量程扩大电路，要求数码管显示出对应频率值；而且要求显示数值清晰稳定。

4.如果要测较高频率(如：1 kHz以上)的信号，电路应如何改进？请提出电路参数修改值。

8.3.4 训练任务及调试步骤

1.按参考电路图8.3.6，正确的组接功能电路，并经检查正确无误后接通电源。按下述要求进行功能调试。

(1)用示波器观察压控振荡器和整形电路的输出信号U1A。

(2)用示波器观察微分和整形电路的输出U2C。观察并比较U1A、U2C两处波形的变化。 (3)用示波器观察门控电路U2D的波形。

(4)统调完整电路，观察八段数码管的显示结果。

8.3.5训练报告要求

1.阐述设计思想，重点是电路原理图设计，参数计算和调整； 2.进行训练结果的分析，写出训练中出现的问题和解决方法等； 3.总结电路设计和训练的收获体会，提出自己的想法。

37

8.3.6 训练指导

1.请实验前检查集成电路的好坏，并对示波器、函数发生器等仪器进行检查。 2.测试电路的性能与指标。必要时进行电路和参数的修改，直至满足要求为止。

38

本文来源：https://www.bwwdw.com/article/ans.html