ASIC和VHDL的特点与发展

目 录

一、ASIC综述 ............................................................................... 2 1.1 ASIC简介 ...................................................................................... 2 1.2 ASIC设计发展与设计方法 .......................................................... 2 二、VHDL的特点与发展 ............................................................... 4 2.1 VHDL的历史 ................................................................................ 4 2.2 VHDL 的主要特点 ........................................................................ 5 2.3 VHDL 的发展趋势 ........................................................................ 7 三、可编程逻辑器件的发展历史及未来趋势 ................................... 8 四、参考文献............................................................................... 11

一、ASIC综述

1.1 ASIC简介

ASIC（Application-specific integrated circuit），专用集成电路，是指依产品需求不同，而客制化的特殊规格集成电路。ASIC的特点是面向特定用户的需求，ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。

ASIC分为全定制和半定制。全定制设计需要设计者完成所有电路的设计，因此需要大量人力物力，灵活性好但开发效率低下。如果设计较为理想，全定制能够比半定制的ASIC芯片运行速度更快。半定制使用库里的标准逻辑单元(Standard Cell)，设计时可以从标准逻辑单元库中选择SSI(门电路)、MSI(如加法器、比较器等)、数据通路(如ALU、存储器、总线等)、存储器甚至系统级模块(如乘法器、微控制器等)和IP核，这些逻辑单元已经布局完毕，而且设计得较为可靠，设计者可以较方便地完成系统设计。 现代ASIC常包含整个32-bit处理器,类似ROM、RAM、EEPROM、Flash的存储单元和其他模块. 这样的ASIC常被称为SoC(片上系统)。

1.2 ASIC设计发展与设计方法

ASIC的设计方法和手段经历了几十年的发展演变，从最初的全手工设计发展到现在先进的可以全自动实现的过程。这也是近几十年来科学技术，尤其是电子信息技术发展的结果。从设计手段演变的过程划分，设计手段经历了手工设计、计算机辅助设计（ICCAD）、电子设计自动化EDA、电子系统设计自动化ESDA以及用户现场可编程器阶段。集成电路制作在只有几百微米厚的原形硅片上，每个硅片可以容纳数百甚至成千上万个管芯。集成电路中的晶体管和连线视其复杂程度可以由许多层构成，目前最复杂的工艺大约由6层位于硅片内部的扩散层或离子注入层，以及6层位于硅片表面的连线层组成。就设计方法而言，设计集成电路的方法可以分为全定制、半定制和可编程IC设计三种方式。

全定制ASIC是利用集成电路的最基本设计方法（不使用现有库单元），对集成电路中所有的元器件进行精工细作的设计方法。全定制设计可以实现最小面积，最佳布线布局、最优功耗速度积，得到最好的电特性。该方法尤其适宜于模拟电路，数模混合电路以及对速度、功耗、管芯面积、其它器件特性（如线性度、对称性、电流容量、耐压等）有特殊要求的场合；或者在没有现成元件库的场合。全定制设计要考虑工艺条件，根据电路的复杂和难度决定器件工艺类型、布线层数、材料参数、工艺方法、极限参数、成品率等因素。需要经验和技巧，掌握各种设计规则和方法,一般由专业微电子IC设计人员完成；常规设计可以借鉴以往的设计，部分器件需要根据电特性单独设计；布局、布线、排版组合等均需要反覆斟酌调整，按最佳尺寸、最合理布局、最短连线、最便捷引脚等设计原则设计版图。版图设计与工艺相关，要充分了解工艺规范，根据工艺参数和工艺要求合理设计版图和工艺。。

由于单元库和功能模块电路越加成熟，在现在的IC设计中，整个电路均采用全定制设计的现象越来越少，全定制设计的方法渐渐被半定制方法所取代。

半定制设计方法分成基于标准单元的设计方法和基于门阵列的设计方法。 1.基于标准单元的设计方法

该方法采用预先设计好的称为标准单元的逻辑单元，如门电路、多路开关、触发器、时钟发生器等，将它们按照某种特定的规则排列成阵列，做成半导体门阵列母片或基片，然后根据电路功能和要求用掩膜版将所需的逻辑单元连接成所需的专用集成电路。 单元库中所有的标准单元均采用定制方法预先设计，如同搭积木或砌墙一样拼接起来，通常按照等高不等宽的原则排列，留出宽度可调的布线通道。

2.基于门阵列的ASIC门阵列

该方法是将晶体管作为最小单元重复排列组成基本阵列，做成半导体门阵列母片或基片，然后根据电路功能和要求用掩膜版将所需的逻辑单元连接成所需的专用集成电路。用门阵列设计的ASIC中，只有上面几层用作晶体管互连的金属层由设计人员用全定制掩膜方法确定，这类门阵列称为掩膜式门阵列MGA（masked gate array）。门阵列中的逻辑单元称为宏单元，其中每个逻辑单元的基本单元版图相同，只有单元内以及单元之间的互连是定制的。客户设计人员可

以从门阵列单元库中选择预先设计和预定特性逻辑单元或宏单元，进行定制的互连设计。门阵列主要适合于开发周期短，低开发成本的小批量数字电路设计。 可编程器件的ASIC设计

二、VHDL的特点与发展

可编程ASIC是专用集成电路发展的一个有特色的分支，它主要利用可编程的集成电路如PROM,GAL,PLD,CPLD,FPGA等可编程电路或逻辑阵列编程，得到ASIC。其主要特点是直接提供软件设计编程，完成ASIC电路功能，不需要再通过集成电路工艺线加工。可编程器件的ASIC设计种类较多，可以适应不同的需求。其中的PLD和FPGA是用得比较普遍得可编程器件。适合于短开发周期，有一定复杂性和电路规模的数字电路设计。

FPGA是ASIC的近亲，一般通过原理图、VHDL对数字系统建模，运用EDA软件仿真、综合，生成基于一些标准库的网络表，配置到芯片即可使用。它与ASIC的区别是用户不需要介入芯片的布局布线和工艺问题，而且可以随时改变其逻辑功能，使用灵活。

2.1 VHDL的历史

随着集成电路制造技术的进步，集成电路向大规模、高密度、高速度的方向发展，电子系统的设计愈来愈复杂，人们希望运用计算机强大的运算能力来协助人们设计电路和分析电路，于是各种电子设计自动化及计算机辅助设计（CAD） 工具应运而生，它们使得数字电路的设计进入了高层次设计的新时代——采用硬件描述语言设计数字电路与系统。

20世纪70年代末，美国国防部电子系统项目拥有很多的承包公司。由于各个公司的文化背景和技术等方面的原因，导致各个公司的很多产品不能够兼容，同时由于设计语言的不同也导致了开发成果不能重复利用，从而造成了各个公司之间信息的交换和产品维护的困难。于是美国国防部提出了VHSIC（Very High

Speed Integrated Circuit）计划，目的是采用一种新的描述方法来进行新一代集成电路的设计。同时便于管理有关武器承包商的电子电路技术文件，使其遵循统一的设计描述界面，以便将来在有新技术推出时，仍能重复再使用设计。

硬件描述语言（HDL）是一种用形式化方法来描述数字电路和设计数字逻辑系统的语言。它是硬件电路设计人员与EDA工具之间沟通的桥梁，其主要目的是用来编写设计文件、建立电子系统行为级的模拟模型，即利用计算机的巨大能力对用VHDL建模的复杂数字逻辑进行模拟，然后再利用逻辑综合工具自动生成符合要求且在电路结构上可以实现的数字逻辑网表。根据网表和某种工艺进行版图设计，然后生成该工艺条件下电路的延时模型，模拟验证无误后用于制造ASIC芯片或者写入CPLD 和FPGA 器件中。在EDA 技术领域中把用HDL语言建立的数字模型称为软核，把用HDL建模和综合后生成的网表称为固核。这些模块的重复再使用，缩短了开发时间，提高了产品设计、开发的效率。

1981 年6月，工作小组在美国国防部组织上正式成立，不久提出了一种新的硬件描述语言——VHDL（VHSIC Hardware Description Language）。提出这个语言的目标只是使电路文本化成为标准，目的是为了使文本描述的电路设计能够为其他人所理解，同时也可以作为一种模型语言并能采用软件进行仿真。

1983 年第三季度，由IBM公司、TI公司、Intermetrics公司成立开发小组，开发小组的任务就是提出语言版本和软件开发环境。1986年，IEEE 标准化组织开始讨论VHDL语言标准，同时成立了一个VHDL标准化小组。1987 年12月，IEEE公布了VHDL的第一个工业标准版本并宣布实施，即IEEE 1076标准。1988年，Milstd454规定所有为美国国防部设计的ASIC产品必须采用VHDL来进行描述。1993年，经过几年的修订和扩展，IEEE公布了VHDL的新版本IEEE1164。1996年，IEEE1076.3成为VHDL的综合标准。

在新的世纪中,VHDL 语言将承担起大部分的数字系统设计任务。

2.2 VHDL 的主要特点

与其他硬件描述语言相比,VHDL 具有以下特点: （1）功能强大、设计灵活

VHDL具有功能强大的语言结构，可以用简洁明确的源代码来描述复杂的逻辑控制。它具有多层次的设计描述功能，层层细化，最后可直接生成电路级描述。VHDL支持同步电路、异步电路和随机电路的设计，这是其他硬件描述语言所不能比拟的。VHDL还支持各种设计方法，既支持自底向上的设计，又支持自顶向下的设计；既支持模块化设计，又支持层次化设计。

（2）支持广泛、易于修改

由于VHDL已经成为IEEE标准所规范的硬件描述语言，目前大多数EDA工具几乎都支持VHDL，这为VHDL的进一步推广和广泛应用奠定了基础。在硬件电路设计过程中，主要的设计文件是用VHDL编写的源代码，因为VHDL易读和结构化，所以易于修改设计。

（3）强大的系统硬件描述能力

VHDL具有多层次的设计描述功能，既可以描述系统级电路，又可以描述门级电路。而描述既可以采用行为描述、寄存器传输描述或结构描述，也可以采用三者混合的混合级描述。另外，VHDL支持惯性延迟和传输延迟，还可以准确地建立硬件电路模型。VHDL支持预定义的和自定义的数据类型，给硬件描述带来较大的自由度，使设计人员能够方便地创建高层次的系统模型。

（4）独立于器件的设计、与工艺无关

设计人员用VHDL进行设计时，不需要首先考虑选择完成设计的器件，就可以集中精力进行设计的优化。当设计描述完成后，可以用多种不同的器件结构来实现其功能。

（5）很强的移植能力

VHDL是一种标准化的硬件描述语言，同一个设计描述可以被不同的工具所支持，使得设计描述的移植成为可能。

（6）易于共享和复用

VHDL采用基于库（Library）的设计方法，可以建立各种可再次利用的模块。这些模块可以预先设计或使用以前设计中的存档模块，将这些模块存放到库中，就可以在以后的设计中进行复用，可以使设计成果在设计人员之间进行交流和共享，减少硬件电路设计。

可见，作为一种IEEE的工业标准，VHDL具有很多其他硬件描述语言所不

具有的优点。当然，VHDL也存在着不足之处，这主要体现在以下几个方面：

系统级抽象描述能力较差 某些场合不能准确描述硬件电路 综合工具生成的逻辑实现有时并不最佳 综合工具的不同将导致综合质量的不同 不具有描述模拟电路的能力

2.3 VHDL 的发展趋势

1、面向对象的

VHDL 研究 VHDL 的系统级描述缺乏设计概念上的抽象性,面向对象的VHDL 可提高设计者在较高的设计层次上描述模型的能力,帮助设计者实现更复杂设计、更大规模的元件的调用。VHDL 面向 对象的发展是语言本身进步的方向之一。 面向对象的方法在软件开发中已经被广泛地接受,它不仅仅是一种新地程序设计技术,而 且是一种全新设计和构造软件地思维方法,它是计算机解决问题方式更加类似人类的思维方 式和更强的管理能力。面向对象的语言必须包含抽象性、可封装性、模块化、层次化及信息 机制。抽象性意味着一个对象地特性可以在类描述中文档化。可封装性是指代码和数据必须 保存在同一单元中,封装性可有选择性地隐藏信息,使得某些重要信息对外界不可取。模块化 定义了单元的调用。层次化使得对象的行为精练,不必重复设立前驱中已经有的内容。

2、VITAL 的开发

一般的,VHDL 的设计均自RTL 开始,模拟验证正确后综合到门级。最后移植到非VHDL 模拟器上进行处理。这样做是因为ASIC 开发缺少VHDL 库。而且存在的VHDL 库速度太慢,实用 性差。另一方面,在用VHDL 设计电路时,缺乏统一的、有效的时序处理的描述方法。以前的唯一方法是通过组装实现,但此方法编译速度太慢,而且VHDL 库过分依赖模拟器环境。 VITAL (VHDL Initiative Towards ASIC Libraries)的应运而生为面向ASIC 设计的VHDL 模型的标 准化研究开辟了新思路、新方法。1995 年9 月VITAL 正式通过成为

IEEEstd1076.4-1995 标 准。 VITAL 标准包括 4 个部分:时序程序包,基本元件

包,延时机制,模型建立的规范文档。时 序程序包和基本元件包与std_logic_1164 一起放在IEEE 库中。 VITAL 具有以下特点:

(1)灵活的功能定义:VITAL 以过程和函数的形式提供元件功能的描述。函数计算元件的 行为,过程实现电路的结构描述。

(2)延时定义精确:延时可以以端到端的方式定义,可以依赖信号状态定义条件。

(3)具有精确的时序检查功能:可进行建立时间和保持时间的检查,提供最小脉冲宽度、周 期检查及事件冲突检查功能。

(4)两级模型描述规范:VITALLevel0 描述的是外部接口,VITALLevel1 描述的是内部实现, 定义了统一的、形式化的建模风格,利于在工具内部实现和优化,以提高模拟速度。

(5)以工业标准为基础。

三、可编程逻辑器件的发展历史及未来趋势

当今社会是数字化的社会，是数字集成电路广泛应用的社会。数字集成电路本身在不断地进行更新换代。它由早期的电子管、晶体管、小中规模集成电路、发展到超大规模集成电路(VLSIC，几万门以上)以及许多具有特定功能的专用集成电路。但是，随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC)芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器件(FPLD)，其中应用最广泛的当属现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。

早期的可编程逻辑器件只有可编程只读存贮器(PROM)、紫外线可擦除只读存贮器(EPROM)和电可擦除只读存贮器(EEPROM)三种。由于结构的限制，它们只能完成简单的数字逻辑功能。

其后，出现了一类结构上稍复杂的可编程芯片，即可编程逻辑器件(PLD)，

它能够完成各种数字逻辑功能。典型的PLD由一个“与”门和一个“或”门阵列组成，而任意一个组合逻辑都可以用“与一或”表达式来描述，所以， PLD能以乘积和的形式完成大量的组合逻辑功能。

这一阶段的产品主要有PAL(可编程阵列逻辑)和GAL(通用阵列逻辑)。 PAL由一个可编程的“与”平面和一个固定的“或”平面构成，或门的输出可以通过触发器有选择地被置为寄存状态。 PAL器件是现场可编程的，它的实现工艺有反熔丝技术、EPROM技术和EEPROM技术。还有一类结构更为灵活的逻辑器件是可编程逻辑阵列(PLA)，它也由一个“与”平面和一个“或”平面构成，但是这两个平面的连接关系是可编程的。 PLA器件既有现场可编程的，也有掩膜可编程的。在PLA的基础上，又发展了一种通用阵列逻辑GAL (Generic Array Logic)，如GAL16V8,GAL22V10 等。它采用了EEPROM工艺，实现了电可按除、电可改写，其输出结构是可编程的逻辑宏单元，因而它的设计具有很强的灵活性，至今仍有许多人使用。 这些早期的PLD器件的一个共同特点是可以实现速度特性较好的逻辑功能，但其过于简单的结构也使它们只能实现规模较小的电路。

为了弥补这一缺陷，20世纪80年代中期。 Altera和Xilinx分别推出了类似于PAL结构的扩展型CPLD（Complex Programmab1e Logic Device）和与标准门阵列类似的FPGA(Field Programmable Gate Array)，它们都具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点。 这两种器件兼容了PLD和通用门阵列的优点，可实现较大规模的电路，编程也很灵活。与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点，因此被广泛应用于产品的原型设计和产品生产(一般在10,000件以下)之中。几乎所有应用门阵列、PLD和中小规模通用数字集成电路的场合均可应用FPGA和CPLD器件。

随着数字电路技术的发展与进步，可编程逻辑器件的发展趋势主要体现在以下几点：低密度PLD还将存在一定时期；高密度PLD继续向更高密度，更大容量迈进；IP内核得到进一步发展。

具体体现在：

1）PLD正在由点5V电压向低电压3.3V甚至2.5v器件演进，这样有利于降低功耗。

2）ASCI和PLD出现相互融合。

标准逻辑ASIC芯片尺寸小、功能强大、不耗电，但设计复杂，并且有批量要求；而可编程逻辑器件价格较低廉，能在现场进行编程，但它们体积大、 能力有限，而功耗比ASIC大。因此，从市场发展的情况看FPGA和ASIC正逐步走到一起来，互相融合，取长补短。

3）ASIC和FPGA之间的界限正变得模糊。

系统级芯片不仅集成RAM和微处理器，也集成FPGA。随着ASIC制造商向下发展和FPGA的向上发展，在CPLD/FPGA之间正在诞生一种“杂交”产品，以满足降低成本和尽快上市的要求。

4）价格不断降低。

随着芯片生产工艺的不断进步，如深亚微米0.13um工艺已经成熟，芯片线宽的不断减少使芯片的集成度不断提高。Die（裸片）面积大小是产品价格高低的重要因素，线宽的减小必将大大降低了PLD产品的价格。

5）集成度不断提高。

微细化新工艺的推出以及市场的需要是集成度不断提高的基础和动力。许多公司在新技术的推动下，产品集成度迅速提高，尤其是最近几年的迅速发展，其集成度已经达到了1000万门，现在有的PLD则达到了几百万系统门甚至一千万系统门。

向系统级发展。

集成度的不断提高使得产品的性能不断的提高，功能不断增多。最早的PLD仅仅能够实现一些简单的逻辑功能，而现在已经逐渐把DSP、MCU、存储器及应用接口等集成到PLD中，使得PLD功能大大增强，并逐渐对准了可编程逻辑器上系统集成SOPC。可以预见未来的一块电路版上可能只有两部分电路：模拟部分（包括电源）和一块PLD芯片，最多还有一些大容量的存储器。

本文来源：https://www.bwwdw.com/article/anj2.html