2010-2011第二学期数字电子技术试卷(B)

更新时间:2023-06-03 12:46:13 阅读量: 实用文档 文档下载

说明:文章内容仅供预览,部分内容可能不全。下载后的文档,内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的,是否完整无缺。

数字电子技术,试卷

盐城师范学院考试试卷(B)

2010 - 2011 学年 第二学期

物电学院 电气工程及其自动化专业《数字电子技术》试卷

班级 学号 姓名

一、填空题(本大题20空 ,每空2分,共20分 )

1、一位8421BCD码计数器至少需要____________个触发器。

2、数据选择器和_______的功能正好相反,互为逆过程。

3、把一个五进制计数器与一个四进制计数器串联可得到_______进制计数器

4、一个基本RS触发器在正常工作时,不允许输入R=S=1的信号,因此它的约束条件是_______。

5、(8E.D)16=(_______)10

6、对共阳接法的发光二极管数码显示器,应采用_______电平驱动的七段显示译码器。

7、同步时序电路具有_______时钟CP控制。

8、N个触发器可以构成能寄存_______位二进制数码的寄存器。

9、由发光二极管组成的七段显示器,当采用共阴极接法时,若a~g=1011011,则显示的数字是_______。

10、时序逻辑电路由组合逻辑电路和____________电路两部分组成。 二、单项选择题(在每小题的4个备选答案中,选出一个最佳答案,共10小题;每小题2分,共20分)

1、与十进制数(53.5)10等值的数或代码为( )

A.(11010011.0101)8421BCD

C.(110101.1)2

完成该操作需要_______时间。( )

A.10μs

C.100μs B.80μs D.800ms B.(36.8)16 D.(55.4)8 2、某移位寄存器的时钟脉冲频率为100KHZ,欲将存放在该寄存器中的数左移8位,

3、为实现将JK触发器转换为D触发器,应使( )

1

数字电子技术,试卷

A.J=D,K=D B.K=D,J=D

C.J=K=D D.J=K=D

4、函数F=AB+AC的最简与或式为( )

A.F=(A+B)(A+B) B.F=(A+C)(A+B)

C.F=AB(A+C) D.F=(A+C)(B+C)

5、要构成容量为4K×8的RAM,需要_______片容量为256×4的RAM。(

A.8 B.4

C.64 D.32

6、在下列触发器中,有约束条件的是( )

A.主从JK触发器 B.主从D触发器

C.同步RS触发器 D.边沿D触发器

7、一个16选一数据选择器的数据输入端有_______个。( )

A.1 B.2

C.8 D.4

8、同步时序电路和异步时序电路比较,其差异在于后者( )

A.没有触发器 B.没有统一的时钟脉冲控制

C.没有稳定状态 D.输出只与内部状态有关

9、欲使D触发器按Qn+1=Qn工作,应使输入D=( )

A.0 B.1

C.Q D.Q

10、寻址容量为64K×8的RAM需要 根地址线。( )

A.14 B.16

C.18 D.20

三、化简题。(总计10分)

1、用公式法将函数F化简成最简与或式:

F=AB+AC+BC+BC+AC+AB

2、利用图形法将函数F化简成最简与或式:

F=∑m(10,11,12,13,14,15)+∑

d(0,1,2,8,9)

2 )

数字电子技术,试卷

四、分析设计题(总计50分:8+6+8+6+6+8+8)

1、分析下图所示的时序逻辑电路:(1)写出电路的驱动方程、状态方程和输出方程;

(2)画出电路的状态转换图;(3)指出电路能否自启动。

2、下图是基本RS触发器,输入信号A、B的波形见图,画出Q,Q端的波形。

题2(a)图 题2(b)图

3、分析图示组合逻辑电路的逻辑功能,要求:(1)写出函数L1、L2的逻辑表达式;

(2)列出真值表;(3)指出该电路的功能。

4、试用一位8选1数据选择器74151设计一电路使其实现函数:

F(A,B,C) BC AC AB

5、3线-8线译码器如图所示,试用它和适当的门器件实现逻辑函数:

F(A,B,C)=∑m(0,1,4,7)。

3

数字电子技术,试卷

题5图

6、试用与非门设计一个组合电路,当输入的2421BCD码小于或等于5时,输出为1,否则为0。

7、4位同步二进制计数器74LS161的逻辑符号如图所示。试用74LS161和必要的门电路接成九进制计数器,画出其逻辑连线图,标出输入、输出端。

4

本文来源:https://www.bwwdw.com/article/akk1.html

Top