数字电路章测验

第一章 数制与码制测验

学号 姓名

一、单项选择、填空题

1.两个8421BCD码相加时，需进行加6修正的是（ ） A.相加结果为1001 B.相加结果为1011

C.相加结果为1000

D.相加结果为0110

2.表示一个最大的3位十进制数，所需二进制数的位数至少是（ ） A.6

B.8

C.10

D.12

3.下列码制中，属于无权码的有（ ） A. 8421BCD码

B.2421BCD码

C. 631-1BCD码

D. 8421奇校BCD

4.n位数码全为1的二进制数对应的十进制数为（ ） A.n

B.2n

C.2?1

n

D. 2

n5. 二进制数(1010.11)2对应的十六进制数是 。 6. (362)10对应的8421BCD是 。

第一章 数制与码制测验答案

一、单项选择、填空题

1.B 2.C 3.D 4.C 5.(A.C)16 6.(0011 0110 0010)8421BCD

第一章 数制与码制测验

第二章 逻辑代数基础测验

学号 姓名

一、单项选择、填空题

1.若一个逻辑函数由四个变量组成，则最小项的总数目是（ ） A.4

B.8

C.12

D.16

2.下列等式正确的是（ ） A.A?B?AB

B.A?B?AB

C.A?1?A D.A?0?A

3.下列等式正确的是（ ） A.0?0?1 C.0

B.0?1?1 D.00?0 1?1

4.下列等式正确的是（ ） A.A?1?A

B.A?A?1

C.A?A?1

D.A?A?2A

5.下列逻辑函数中，F恒为0的是（ ） A.F(ABC)?m0?m2?m5 C.F(ABC)?m0?m2?m5 6.n位二进制编码器有 个输出。 二、化简逻辑函数F(A,B,C,D)?

B.F(ABC)?m0?m2?m5 D.F(ABC)?m0?m2?m5

?m(2,4,6,9,13,14)???(0,1,3,11,15)。

第二章 逻辑代数基础测验答案

一、单项选择、填空题

1.D 2.B 3.B 4.B 5.C 6.n 二、 CD AB 00 01 × 1 1 11 × × × 10 1 1 1

00 × 01 11 10 1

卡诺图 3分 卡诺圈 3分

F?AD?AD?BCD 2分

第二章 逻辑代数基础测验

三、 （5分）

ab cd 00 01 11 10 00 01 11 10 ◇

4个，分别是abcd、abcd、abcd、abcd。 数量 1分 乘积项形式

三、试分析最小项abcd的逻辑相邻项有几个？分别是什么？

第二章 逻辑代数基础测验

分 4

第四章 组合逻辑电路测验

学号 姓名

一、单项选择、填空题

1.组合逻辑电路中出现竞争－冒险的原因是（ ） A.电路不是最简 C.电路中存在延迟

B.电路有多个输出 D.电路使用不同的门电路

2.构成半导体数码管显示线段的元件是（ ） A.灯丝

B.发光二极管

C.发光三极管

D.熔丝

3.若电路可能存在1型逻辑冒险，则函数表达式可转化为（ ） A.F?A?A

B.F?A?A

C.F?A?B

D.F?A?B

4.组合逻辑电路是指任何时刻电路的输出仅由当时的 决定。 二、写出图1中F(A,B,C,D)的最小项表达式并化简为最简与或式。

F

A B A 1 A D0 0Y 4选1 MUX EN D3 D1 D2 C D 图1

三、设A，B，C为某保密锁的3个按键，当A键单独按下时，锁既不打开也不报警；只有当A，B，

C或者A，B或者A，C同时按下时，锁才能被打开，当不符合上述组合状态时，将发出报警信 息，试列出此保密锁逻辑电路的真值表。

第四章 组合逻辑电路测验答案

一、单项选择、填空题 1.C 2.B 3.B 4.输入 二、（10分）

第四章 组合逻辑电路测验

F(A,B,C,D)?ABD?ABC?ABD?ABC??m(1,3,6,7,9,11,14,15) 5分

F?BD?BC 5分

三、（5分）

进行逻辑规定。设A，B，C为三个按键，按下为1，不按为0。设F和G分别为开锁信号和报警信号，开锁为1，不开锁为0，报警为1，不报警为0。 列真值表。根据逻辑规定列真值表如表所示。

A B C F G 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 0

第四章 组合逻辑电路测验

第五章 触发器测验

学号 姓名

一、单项选择题

1.触发器电路如图1所示，其次态应为（ ） A.QC.Qn?1?0

B.QD.Qn?1A

=1 CP 1J C1 1K ?1 ?A

n?1?A

n?1图1

2.允许钟控电位触发器发生状态转移的时间段是（ ） A.CP=1期间 C.CP=0或CP=1期间

B.CP上升沿 D.CP上升沿或下降沿

3.当集成维持—阻塞D型触发器的异步置1端SD?0时，则触发器的次态（ ） A.与CP和D有关 B.与CP和D无关

C.只与CP有关

D.只与D有关

4.要求JK触发器状态由1?0，其激励输入端JK应为（ ） A.JK＝0×

B.JK＝1×

C.JK＝×0

D.JK＝×l

5.用1级触发器可以记忆的状态数是（ ） A.1

B.2

C.4

D.8

二、由或非门构成的基本RS触发器及输入波形如图2所示，试画出Q、Q的输出波形。设触发器

的初态为0。

S R A

B

A B Q

Q

图2

第五章 触发器测验答案

一、单项选择题

第五章 触发器测验

1.D 2.C 3.B 4.D 5.B 二、 A

B

Q

Q

对应每个跳变边沿的输出 各0.5分

第五章 触发器测验

第六章 时序电路测验

学号 姓名

一、单项选择、填空题

1.基于两片74161级联，高位、低位输出分别为Q23Q22Q21Q20、Q13Q12Q11Q10，采用置零法设计 模值为十七的计数器，则反馈状态Q23Q22Q21Q20Q13Q12Q11Q10是（ ） A.0001 0000

B.0001 0001

C.0001 0110

D.0001 0111

2.基于两片74160级联，高位、低位输出分别为Q23Q22Q21Q20、Q13Q12Q11Q10，采用清零法设计 模值为十七的计数器，则反馈状态Q23Q22Q21Q20Q13Q12Q11Q10是（ ） A.0001 0000 B.0001 0001

C.0001 0110

D.0001 0111

3.基于74161，采用清零法设计模值为六的计数器，则反馈状态Q3Q2Q1Q0是（ ） A.0100

B.0101

C.0110

D.1010

4.基于74161，采用置零法设计模值为十二的计数器，则反馈状态Q3Q2Q1Q0是（ ） A.0100

B.1010

C.1011

D.1100

5.在下列器件中，不属于时序逻辑电路的是（ ） A.计数器

B.移位寄存器

C.全加器

D.序列信号检测器

6.同步十六进制计数器的借位B?Q3Q2Q1Q0，则B的周期和正脉冲宽度分别为（ ） A.16个CP周期和2个CP周期 C.8个CP周期和8个 CP周期 7.同步计数器是指（ ）

A.由同类型的触发器构成的计数器

B.各触发器时钟端连在一起，统一由系统时钟控制的计数器 C.可用前级输出做后级触发器的时钟的计数器 D.可用后级输出做前级触发器的时钟的计数器 8.由10级触发器构成的二进制计数器的模值为（ ） A.10

B.20

C.1000

D.1024

B.16个CP周期和1个CP周期 D.8个CP周期和4个CP周期

9.由4级触发器构成的二进制计数器模值为 。

第六章 时序电路测验 第1页 共2页

10.由4级触发器构成的寄存器可以存入 位二进制代码。

二、两片74161接成图1所示电路，分析该电路的分频比N?fZ:fCP是多少?

& LD T 74161(1) CP CR DDDD2 0 1 3 CP 1 1 P Q0 Q1 Q2 Q3 QCC T 74161(2) LD CP CR D0 D1 D2 D3 1 1 Z 1 P Q0 Q1 Q2 Q3 1 1 图1

三、试用74161，用置0法接成一个十三进制计数器，可以附加必要的门电路。

T LD P Q3 Q2 Q1 Q0 74161 QCC CP CR DDDD2 1 0 3

第六章 时序电路测验答案

一、单项选择、填空题

1.A 2.D 3.C 4.C 5.C 6.B 7.B 8.D 9.16 10.4 二、（10分）

第六章 时序电路测验 第2页 共2页

芯片(1)的计数范围为0011—1001，模值等于7， 4分 芯片(2)的计数范围为1100—1111，模值等于4。 4分 级间为异步级联，构成模值等于4×7=28的计数器。 1分 故分频比N?fZ:fCP?1:28。 1分 三、 （10分）

判别电路4分 & “1” 1分 CP 1分 1分 1分

T LD P Q3 Q2 Q1 Q0 74161 QCC 起跳状态2分

CP CR DDDD3 2 1 0 第六章 时序电路测验 第2页 共2页

第八章 A/D D/A测验

学号 姓名

一、填空题

1.在A/D转换器中，已知?是量化单位，若采用“舍尾”方法划分量化电平，则最大量化误差为 ?。

2.A/D转换器电路由取样、保持、量化和 电路构成。

二、如要求模拟输出电压的最大值为10V，电压的最小变化量为50mV，应选几位的DAC芯片？

第八章 A/D D/A测验答案

一、填空题 1.1 2.编码

二、 ULSB?K?1?K?50mV 1分

UFSR?K?(2n?1)?10V 得2n?1?10/K?10/0.05?200 2分

故n=8。 1分

第八章 A/D D/A测验

第九、十章 存储器、PLD测验

学号 姓名

一、单项选择题

1.GAL16V8中能作为时钟使用的引脚的数量是（ ） A.1

B.2

C.3

D.4

2.GAL16V8的与阵列中包含的与门个数是（ ） A.8

B.16

C.32

D.64

3.与阵列可编程、或阵列固定的可编程器件是（ ） A.PROM

B.PLA

C.PAL

D.EPROM

2

4.用PLA进行逻辑设计时，应将逻辑函数表达式变换成（ ） A.与非—与非式 B.异或式 5.术语CPLD表示（ ） A.复杂可编程逻辑器件 C.组合可编程局部器件

B.组合可编程逻辑器件 D.复杂可编程局部器件

C.最简与或式

D.最简或与式

二、用256×4位RAM芯片扩展成512×4位RAM，并画出逻辑图（可用少量门电路）。

I/O0 I/O1 I/O2 I/O3

CS

256×4位RAM R/W

A0 A1 A2 A3 A4 A5 A6 A7

第九、十章 存储器、PLD测验答案

一、单项选择题

第十章 PLD测验

1.A 2.D 3.C 4.C 5.A 二、（5分）

2分 I/O0 I/O1 I/O2 I/O3

1分

A8 I/O 3 I/O 0 I/O 1 I/O 2 R/W A0 A1 A6 A7 A0 A1 1分 … A6 A7 1 … 256×4(1) I/O 3 I/O 0 I/O 1 I/O 2 R/W A0 A1 A6 A7 … 256×4(2)

1分 R/W CS CS

第十章 PLD测验

本文来源：https://www.bwwdw.com/article/aiev.html