电子锁及门铃电路设计

1设计目的

利用数字电路的理论和知识进行设计， 设计一个电子锁，密码为8位二进制代码，当开锁输入码与密码一致时，锁被打开，当开锁输入码与密码不一致时，则报警。

1.1设计内容及要求

1.1.1设计指标

·设计一个电子锁，其密码为8位二进制代码，开锁指令为串行输入码。 ·开锁输入码与密码一致时，锁被打开。

·当开锁输入码与密码不一致时，则报警。报警时间持续15秒，停3秒后再出现。 ·报警器可以兼作门铃使用，门铃时间为10秒。

·设置一个系统复位开关，所有的时间数据用数码管显示出来。

1.1.2原理框图

原始 密码 比 较 模 串行输入模块 块 计时 模块 扫描 电路 数码管 图1 原理框图

声响 模块 扬声器 2系统具体设计及参数计算

2.1设计思路

1、数据比较模块。数据比较模块是电子锁的核心部分。由于是八位数据比较，所以采用两片7485

- 1 -

（四位数字比较器）级联方式。用高4位的芯片的输出端（YA=YB,YAYB）控制门铃和报警电路。

2、原始密码输入模块。由八个波段开关构成，表示每一位的数据，分别接到高位7485和低位7485上。另一端接5V电源，当按键接通时表示“1”，当案件未接通时，表示“0”。

3、串行密码输入模块。采用两片74194（四位双向通用移位寄存器）级联成八位数据输入模块，分别接到数据比较模块的高四位和低四位。具体输入电路见下文分析。

4、时钟模块。计时模块用来产生标准的秒脉冲给电路提供时序。可采用555定时器构成多谐振荡器，也可以使用8051单片机定时器产生标准方波。在电路仿真时采用软件自带的电压信号产生器。

5、计时模块。采用两片74290（二\\五分频十进制计数器）级联方式构成十进制、可显示0-99计时模块。芯片输出BCD码，由7448（BCD-7段译码器\\内部上拉输出驱动）驱动两个数码管（共阴极）。

6、显示模块。时间显示采用两个7段共阴极数码管。

7、门铃模块。采用单稳态触发器。可以用555定时器构成，也可以用集成芯片构成。我采用集成芯片74123（单稳态多谐振荡器）。

8、报警模块。采用多谐振荡器，周期18秒，占空比63%。由555定时器构成。 9、声响模块。采用直流驱动蜂鸣器。由门铃模块和报警模块驱动。

10、复位开关。若各模块的芯片有清零端\\使能端，则接到一起，设计一个复位开关控制。若没有，则将其接地端串联到一个复位开关。

2.2各模块详细设计

2.2.1数据比较和原始密码输入模块

器件选择

采用两片7485（四位数字比较器）级联方式。用高4位的芯片的输出（YA=YB,YAYB）控制门铃和报警电路。其引脚图和功能表如图2和表1所示。

图2 7485引脚图

- 2 -

电路设计

表1 7485功能表

图3 数据比较模和原始密码输入模块电路图

如图3所示两片7485级联成八位数据比较模块，左边为低四位，右边为高四位。P口由5V VCC经编码开关接入，设定原始密码。Q口由串行数据输入模块接入。高位芯片5、6、7引脚输出电平表示开锁密码是否正确。若正确，则6脚为高，另两脚为低。若不正确，则5脚或7脚为高，六脚为低。5、7脚通过或门电路（7432）接报警模块。6脚接门铃模块。

- 3 -

2.2.2串行输入模块

器件选择

采用两片74194（四位双向通用移位寄存器）级联成八位数据输入模块。其引脚图和功能表如图4和表2所示

______CR 0 1 1 1 1 S1 × 0 0 1 1 S0 × 0 1 0 1 cp × × ↑ ↑ ↑ 功能 清零 保持 右移 左移 并行输入 图4 74194引脚图 表2 74194功能表

电路设计

图5 串行输入模块电路图

如图5所示，两片7449构成八位串行输入并行输出模块，左侧为低位，右侧为高位。采用功能表第三行（右移）模式。输入密码时，按下[START]按键，使模块由清零进入工作状态。单刀双掷开关决定模块输入“1”或“0”。按下[PUT IN]轻触开关时，两芯片获得同步脉冲，此时所有数据向高位移动一位。低位的输出端QD连接高位的输入端SR，完成由低位向高位的数据传送。两芯片的输出端分别接到数据比较模块的低位和高位。

【注】由于实际应用中开关存在抖动现象，这里仅做原理阐述，并没有加入去抖电路，加入去抖电路后的电路见总电路图。

- 4 -

2.2.3时钟模块

电路设计

图6 时钟模块电路图

如图6所示，由555定时器构成多谐振荡器，OUT为输出端，为计时模块产生秒脉冲。该电路产生周期为1Hz，占空比为53%的波形。

计算公式为：

高电平持续时间 T1=0.7(R1+R2)C1。 低电平持续时间 T2=0.7R2C1。

2.2.4计时模块

器件选择

采用两片74290（二\\五分频十进制计数器）级联方式构成十进制、可显示0-99计时模块。芯片输出BCD码，由7448（BCD-7段译码器\\内部上拉输出驱动）驱动两个数码管（共阴极）。74290引脚图如图7所示，7448引脚图如图8所示，74290功能表如表3所示。

- 5 -

本文来源：https://www.bwwdw.com/article/ah1f.html