微型计算机原理与接口技术（第三版）冯博琴主编 课后答案

第1章 基础知识部分

1.1 计算机中常用的计数制有哪些？

解：二进制、八进制、十进制（BCD）、十六进制。 1.2 什么是机器码？什么是真值？

解：把符号数值化的数码称为机器数或机器码，原来的数值叫做机器数的真值。 1.3 完成下列数制的转换。 微型计算机的基本工作原理 汇编语言程序设计 微型计算机接口技术

建立微型计算机系统的整体概念，形成微机系统软硬件开发的初步能力。 解：

（1）166，A6H （2）0.75

（3）11111101.01B, FD.4H

(4 ) 5B.AH, (10010001.011000100101)BCD

1.4 8位和16位二进制数的原码、补码和反码可表示的数的范围分别是多少？ 解：

原码（-127~+127）、（-32767~+32767） 补码 (-128~+127）、（-32768~+32767） 反码（-127~+127）、（-32767~+32767） 1.5 写出下列真值对应的原码和补码的形式。 （1）X= -1110011B （2）X= -71D

（3）X= +1001001B 解：

（1）原码：11110011 补码：10001101 （2）原码：11000111 补码：10111001 （3）原码：01001001 补码：01001001 1.6 写出符号数10110101B的反码和补码。 解：11001010，11001011

1.7 已知X和Y的真值，求[X+Y]的补码。 （1）X=-1110111B Y=+1011010B （2）X=56D Y= -21D 解：

（1）11100011 （2）00100011

1.8 已知X= -1101001B，Y= -1010110B，用补码求X-Y的值。 解：11101101

1.9 请写出下列字符的ASCII码。 4A3- ！

解：34H，41H，33H，3DH，21H

1.10 若给字符4和9的ASCII码加奇校验，应是多少？

解：34H，B9H

1.11 上题中若加偶校验，结果如何？ 解：B4H，39H

1.12 计算下列表达式。

(1) （4EH+10110101B）x（0.0101）BCD=（ ）D （2）4EH-（24/08H+?B?/2）=（ ）B 解：

（1） 129.5D （2）101010B

第2章微型计算机基础

2.6 简述CPU执行程序的过程。

解：当程序的第一条指令所在的地址送入程序计数器后，CPU就进入取指阶段准备取第一条指令。在取指阶段，CPU从内存中读出指令，并把指令送至指令寄存器IR暂存。在取指阶段结束后，机器就进入执行阶段，这时，由指令译码器对指令译码，再经控制器发出相应的控制信号，控制各部件执行指令所规定的具体操作。当一条指令执行完毕以后，就转入了下一条指令的取指阶段。以上步骤周而复始地循环，直到遇到停机指令。

2.7说明8086的EU和BIU的主要功能。在执行程序过程中他们是如何相互配合工作的？

解：执行单元EU负责执行指令。EU在工作时不断地从指令队列取出指令代码，对其译码后产生完成指令所需要的控制信息。数据在ALU中进行运算，运算结果的特征保留在标志寄存器FLAGS中。总线接口单元BIU负责CPU与存储器、I/O接口之间的信息传送。BIU取出的指令被送入指令队列供EU执行，BIU取出的数据被送入相关寄存器中以便做进一步的处理。 当EU从指令队列中取走指令，指令队列

出现空字节时，BIU就自动执行一次取指令周期，从内存中取出后续的指令代码放入队列中。当EU需要数据时，BIU根据EU给出的地址，从指定的内存单元或外设中取出数据供EU使用。当运算结束时，BIU将运算结果送入指定的内存单元或寄存器。当指令队列空时，EU就等待，直到有指令为止。若BIU正在取指令，EU发出访问总线的请求，则必须等BIU取指令完毕后，该请求才能得到响应。一般情况下，程序顺序执行，当遇到跳转指令时，BIU就使指令 队列复位，从新地址取出指令，并立即传送EU去执行。

指令队列的存在使8086/8088的EU和BIU并行工作，从而减少了CPU为取指令而等待的时间，提高了CPU的利用率，加快了整机的运行速度。另外也降低了对存储器存取速度的要求。

2.8 在执行指令期间,BIU能直接访问存储器吗?为什么?

解:可以.因为EU和BIU可以并行工作,EU需要的指令可以从指令队列中获得,这时BIU预先从存储器中取出并放入指令队列的。在EU执行指令的同时，BIU可以访问存储器取下一条指令或指令执行时需要的数据。 2.9 8086与8088CPU的主要区别有哪些？ 解：主要区别有以下几点：

①8086的外部数据总线有16位，而8088的外部数据总线只有8位。 ②8086指令队列深度为6个字节,而8088的指令队列深度为4个字节.

③因为8086的外部数据总线有16位,故8086每个总线周期可以存取两个字节.而

8088的外部数据总线因为只有8位,所以每个总线周期只能存取1个字节. ④个别引脚信号的含义稍有不同. 2.10 8088CPU工作在最小模式下:

（1）当CPU访问存储器时,要利用哪些信号? （2）当CPU进行I/O操作时,要利用哪些信号?

（3）当HOLD有效并得到响应时,CPU的哪些信号置高阻? 解:

（1）要利用信号线包括WR#、RD#、IO/M#、ALE以及AD0~AD7、A8~A19。 （2）同（1）。

（3）所有三态输出的地址信号、数据信号和控制信号均置为高阻态。

2.11 总线周期中，什么情况下要插入TW 等待周期？插入TW周期的个数，取决于什么因素？

解：在每个总线周期的T3的开始处若READY为低电平，则CPU在T3后插入一个等待周期TW。在TW的开始时刻，CPU还要检查READY状态，若仍为低电平，则再插入一个TW 。此过程一直进行到某个TW开始时，READY已经变为高电平，这时下一个时钟周期才转入T4。

可以看出，插入TW周期的个数取决于READY电平维持的时间。

2.12 若8088工作在单CPU方式下，在教材第91页的表中填入不同操作时各控制信号的状态。

解：结果如表所示。

2.13 在8086/8088 CPU中，标志寄存器包含哪些标志位？各位为0（为1）分别表示什么含义？

解：（略），见书第49页。

2.14 8086/8088 CPU中，有哪些通用寄存器和专用寄存器？说明它们的作用。 解：通用寄存器包含以下8个寄存器：

AX、BX、CX和DX寄存器一般用于存放参与运算的数据或运算的结果。除此之外：

AX：主要存放算术逻辑运算中的操作数，以及存放I/O操作的数据。 BX：存放访问内存时的基地址。

CX：在循环和串操作指令中用作计数器。

DX：在寄存器间接寻址的I/O指令中存放I/O地址。在做双字长乘除法运算时，DX与AX合起来存放一个双字长数。 SP：存放栈顶偏移地址。

BP：存放访问内存时的基地址。

SP和BP也可以存放数据，但它们的默认段寄存器都是SS。 SI：常在变址寻址方式中作为源地址指针。 DI：常在变址寻址方式中作为目标地址指针。 专用寄存器包括4个段寄存器和两个控制寄存器： CS：代码段寄存器，用于存放代码段的段基地址。 DS：数据段寄存器，用于存放数据段的段基地址。 SS：堆栈段寄存器，用于存放堆栈段的段基地址。 ES：附加段寄存器，用于存放附加段的段基地址。

IP：指令指针寄存器，用于存放下一条要执行指令的偏移地址。 FLAGS：标志寄存器，用于存放运算结果的特征。

2.15 8086/8088 系统中，存储器为什么要分段？一个段最大为多少个字节？最小为多少个字节？ 解：分段的主要目的是便于存储器的管理，使得可以用16位寄存器来寻址20位的内存空间。一个段最大为64KB，最小为16B。

2.16 在8086/8088 CPU中，物理地址和逻辑地址是指什么？已知逻辑地址为

1F00：38A0H，如何计算出其对应的物理地址？

解：物理地址时CPU存取存储器所用的地址。逻辑地址是段和偏移地址形式的地址，即汇编语言程序中使用的存储器地址。

若已知逻辑地址为1F00：38A0H，则对应的物理地址=1F00H x 16+38A0H=228A0H。

2.17 已知存储器物理地址为78A00H，计算出它所对应的逻辑地址。此结果惟一吗？

解：物理地址可以对应于不同的逻辑地址。78A00H对应的逻辑地址可以是7000H：8A00H，7800H：0A00H，78A0H：0000H等。结果不是惟一的。

2.18 设当前数据段位于存储器的A8000H~B7FFFH，DS段寄存器的内容应是什么？

解：因为A8000H到B7FFFH之间的地址范围大小为64KB，未超出一个段的最大范围。故要访问此地址范围的数据，数据段的起始地址（即段首地址）应为A8000H，则DS段寄存器为A800H。

2.19 若CS=8000H，则当前代码段可寻址的存储空间的范围是多少？

解（CS）=8000H时，当前代码段可寻址的存储空间范围为80000H~8FFFFH。 2.20 8086/8088 CPU 在最小模式下构成计算机系统至少应包括哪几个基本部分（器件）？

解：其至少应包括：8088CPU、8284时钟发生器、8282锁存器（3片）和8286双向总线驱动器。

第3章 8088/8086指令系统

3.1什么叫寻址方式？8086/8088CPU共有哪几种寻址方式？

解：寻址方式主要是指获得操作数所在地址的方法. 8086/8088CPU具有：立即寻址、直接寻址、寄存器寻址、寄存器间接寻址、寄存器相对寻址、基址一变址寻址、基址一变址－相对寻址以及隐含寻址等8种寻址方式。 3.2设（DS)=6000H，（ES)=2000H，（SS)=1500H，（Si）=00A0H,（BX)=0800H，(BP)=1200H，数据变量VAR为0050H. 请分别指出下列各条指令源操作数的寻址方式？它的物理地址是多少？ (1) MOV AX,BX (2) MOV DL,80H

(3) MOV AX, VAR (4) MOV AX,VAR[BX][SI] (5) MOV AL,'B' (6) MOV DI, ES: [BX] (7) MOV DX,[BP] (8) MOV BX，20H[BX] 解：

(1)寄存器寻址。因源操作数是寄存器，故寄存器BX就是操作数的地址. (2)立即寻址。操作数80H存放于代码段中指令码MOV之后。 (3）直接寻址。

（4）基址一变址一相对寻址．

操作数的物理地址=(DS) × 16＋(SI)＋(BX)＋VAR = 60000H＋00A0H＋0800H＋0050H＝608F0H (5)立即寻址

(6)寄存器间接寻址.

操作数的物理地址= (ES) × 16＋(BX) = 20000H＋0800H = 20800H (7)寄存器间接寻址。

操作数的物理地址= (SS) × 16＋(BP) = 15000H＋1200H= 16200H (8)寄存器相对寻址．

操作数的物理地址＝(DS) × 16＋(BX)＋20H = 60000H＋0800H＋20H= 60820H

3.3 假设(DS)= 212AH,(CS)= 0200H,(IP)= 1200H,(BX)= 0500H,位移量DATA=40H，(217A0H) =2300H，(217E0H)=0400H，(217E2H) =9000H 试确定下列转移指令的转移地址. (1) JMP 2300H

(2) JMP WORD PTR[BX]

(3) JMP DWORD PTR[BX+DATA]

解：转移指令分为段内转移和段间转移，根据其寻址方式的不同，又有段内的直接转移和间接转移，以及段间的直接转移和间接转移地址。对直接转移，其转移地址为当前指令的偏移地址（即IP的内容）加上位移量或由指令中直接得出；对间接转移，转移地址等于指令中寄存器的内容或由寄存器内容所指向的存储单元的内容。

(1) 段内直接转移。转移的物理地址=(CS) × l6 +2300H =02000H+2300H=04300H

(2)段内间接转移。转移的物理地址= (CS) × 16+ [BX] = (CS) × l6+(217A0H) =02000H+2300H=04300H

(3)段间间接转移。转移的物理地址=[BX+DATA] =(217E2H) × l6+(217E0H) =90000H+0400H=90400H

3.4试说明指令MOV BX,5[BX]与指令LEA BX,5[BX]的区别。

解：前者是数据传送类指令，表示将数据段中以(BX+5)为偏移地址的16位数据送寄存器BX.

后者是取偏移地址指令，执行的结果是(BX）= (BX)＋5，即操作数的偏移地址为(BX)+5。

3.5设堆栈指针SP的初值为2300H，(AX)＝50ABH，(BX)=1234H。执行指令PUSH AX后，(SP)＝？，再执行指令PUSH BX及POP AX之后，(SP)= ？(AX）= ？(BX)＝？

解：堆栈指针SP总是指向栈顶，每执行一次PUSH指令SP-2，执行一次POP指令SP+2.所以，执行PUSH AX指令后，(SP)=22FEH;再执行PUSH BX及POP AX后，(SP)=22FEH，(AX)=(BX)=1234H 3.6 指出下列指令的错误：

(1) MOV AH，CX (2) MOV 33H，AL (3) MOV AX, [SI][DI] (4) MOV [BX]，[SI]

(5) ADD BYTE PTR[BP],256 (6) MOV DATA[SI],ES:AX (7) JMP BYTE PTR[BX] (8) OUT 230H,AX (9) MOV DS,BP (10) MUL 39H 解:

(1)指令错。两操作数字长不相等

(2)指令错。MOV指令不允许目标操作数为立即数．

(3)指令错。在间接寻址中不允许两个间址寄存器同时为变址寄存器。 (4)指令错。MUV指令不允许两个操作数同时为存储器操作数。 (5)指令错。ADD指令要求两操作数等字长。

(6)指令错。源操作数形式错，寄存器操作数不加段重设符。 (7)指令错。转移地址的字长至少应是16位的。

(8)指令错。对输人输出指令，当端口地址超出8位二进制数的表达范围（即寻址的端口超出256个）时，必须采用间接寻址。 (9)指令正确。

(10)指令错。MUL指令不允许操作数为立即数。

3.7 已知(AL) =7BH, (BL) =38H,试问执行指令ADD AL, BL后,AF、CF、OF、PF、SF和ZF的值各为多少？

解：AF=1，CF=0，OF=1，PF=0，SF=l，ZF=0

3.8 试比较无条件转移指令、条件转移指令、调用指令和中断指令有什么异同？ 解：无条件转移指令的操作是无条件地使程序转移到指定的目标地址，并从该地址开始执行新的程序段，其转移的目标地址既可以是在当前逻辑段，也可以是在不同的逻辑段；条件转移指令是在满足一定条件下使程序转移到指定的目标地址，其转移范围很小，在当前逻辑段的-128～+127地址范围内。

调用指令是用于调用程序中常用到的功能子程序，是在程序设计中就设计好的。根据所调用过程人口地址的位置可将调用指令分为段内调用（入口地址在当前逻辑段内）和段间调用。在执行调用指令后，CPU要保护断点。对段内调用是将其下一条指令的偏移地址压人堆栈，对段间调用则要保护其下一条指令的偏移地址和段基地址，然后将子程序人口地址赋给IP（或CS和IP）．

中断指令是因一些突发事件而使CPU暂时中止它正在运行的程序,转去执行一组专门的中断服务程序，并在执行完后返回原被中止处继续执行原程序。它是随机的。在响应中断后CPU不仅要保护断点（即INT指令下一条指令的段地址和偏移地址），还要将标志寄存器FLAGS压入堆栈保存。 3.9 试判断下列程序执行后,BX中的内容． MOV CL, 3 MOV BX,0B7H ROL BX,1 ROR BX,CL

解：该程序段是首先将BX内容不带进位循环左移1位，再循环右移3位。即相当于将原BX内容不带进位循环右移2位，故结果为：(BX)=0C02DH 3.10按下列要求写出相应的指令或程序段。 (1)写出两条使AX内容为0的指令。

(2)使BL寄存器中的高4位和低4位互换。 (3)屏蔽CX寄存器的bll,b7和b3位。 (4)测试DX中的b0和b8位是否为1。 解： (1)

MOV AX,0

XOR AX,AX ;AX寄存器自身相异或，可使其内容清0 (2)

MOV CL, 4

ROL BL,CL ;将BL内容循环左移4位，可实现其高4位和低4位 的互换 (3)

AND CX,0F777H ；将CX寄存器中需屏蔽的位“与”0。也可用 “或”指令实现 (4)

AND DX,0101H ；将需侧试的位“与”1，其余“与”0屏蔽掉 CMP DX,0101 H ；与0101H比较

JZ ONE ；若相等则表示b0和b8位同时为1 . 3.11 分别指出以下两个程序段的功能: (1) (2)

MOV CX,l0 CLD

LEA SI,FIRST LEA DI, [1200H] LEA DI, SECOND MOV CX,0FOOH STD XOR AX,AX

REP MOVSB REP STOSW 解：

(1)该段程序的功能是：将数据段中FIRST为最高地址的10个字节数据按减地址方向传送到附加段SECOND为最高地址的向前10个单元中。

(2)将附加段中偏移地址为1200H单元开始的0FOOH个字单元清0。

3.12 执行以下两条指令后，标志寄存器FLAGS的六个状态位各为什么状态？ MOV AX,84A0H ADD AX,9460H

解：执行ADD指令后，6个状态标志位的状态分别为：

在两个16位数进行加法运算时，对CF、ZF、SF和OF会产生影响，但对PF和AF标志位,只有其低8位的运算影响它们的状态。各标志位的状态分别为：AF=0，PF=1，CF=1，ZF=0，SF=0，OF=1。

3.13将+46和-38分别乘以2,可应用什么指令来完成？如果除以2呢？

解：因为对二进制数，每左移一位相当于乘以2,右移一位相当于除以2。所以，将+46和-38分别乘以2，可分别用逻辑左移指令(SHL)和算术左移指令(SAL) 完成。SHL指令针对无符号数,SAL指令针对有符号数。

当然，也可以分别用无符号数乘法指令MUL和有符号数乘法指令IMUL完成。 如果是除以2,则进行相反操作，即用逻辑右移指令SHR或无符号数除法指令DIV实现+46除以2的运算，用算术右移指令SAR或有符号数除法指令IDIV实现-38除以2的运算。

3.14已知AX=8060H,DX=03F8H，端口PORT1的地址是48H，内容为40H；PORT2的地址是84H，内容为85H。请指出下列指令执行后的结果。 (1)OUT DX, AL (2) IN AL,PORT1 (3) OUT DX,AX (4) IN AX,48H

(5) OUT PORT2,AX 解:

(1)将60H输出到地址为03F8H的端口中。

(2) 从PORT1读入一个字节数据，执行结果：(AL)=40H。 (3) 将 AX=8060H输出到地址为03F8H的端口中。

(4)由48H端口读人16位二进制数。

(5)将8060H输出到地址为84H的端口中。 第4章汇编语言程序设计 4.1请分别用DB 、DW 、DD伪指令写出在DATA开始的连续8个单元中依次存放数据11H 、22H 、33H 、44H 、55H 、66H 、77H 、88H的数据定义语句. 解:DB,DW,DD伪指令分别表示定义的数据为字节类型、字类型及双字型.其定义形式为:

DATA DB 11H,22H,33H,44H,55H,66H,77H,88H DATA DW 2211H,4433H,6655H,8877H DATA DD 44332211H,88776655H

4.2若程序的数据段定义如下,写出各指令语句独立执行后的结果: DSEG SEGMENT

DATA1 DB 10H,20H,30H DATA2 DW 10 DUP(?) STRING DB ?123? DSEG ENDS

(1) MOV AL,DATA1

(2) MOV BX,OFFSET DATA2 (3) LEA SI,STRING ADD DI,SI 解:

取变量DATA1的值. 指令执行后,(AL)=10H.

变量DATA2的偏移地址. 指令执行后,(BX)=0003H.

(3)先取变量STRING的偏移地址送寄存器SI,之后送SI的内容与DI的内容相加并将结果送DI.指令执行后,(SI)=0017H;(DI)=(DI)+0017H.

4.3 试编写求两个无符号双子长数之和的程序. 两数分别在MEM1和MEM2单元中,和放在SUM单元. 解:

DSEG SEGMENT

MEM1 DW 1122H,3344H MEM2 DW 5566H,7788H SUM DW 2 DUP(?) DSEG ENDS

CSEG SEGMENT

ASSUME CS:CSEG,DS:DSEG START: MOV AX,DSEG MOV DS,AX LEA BX,MEM1 LEA SI,MEM2 LEA DI,SUM MOV CL,2 CLC

AGAIN: MOV AX,[BX] ADC AX,[SI]

MOV [DI],AX ADD BX,2 ADD SI,2 ADD DI,2 LOOP AGAIN HLT

CSEG ENDS END START

4.4试编写程序,测试AL寄存器的第4位(bit4)是否为0?

解: 测试寄存器AL中某一位是否为0,可使用TEST指令、AND指令、移位指令等几种方法实现。 如：TEST AL，10H JZ NEXT . . .

NEXT：…

或者： MOV CL，4 SHL AL，CL JNC NEXT .

NEXT:…

4.5 试编写程序，将BUFFER中的一个8位二进制数转换为ASCII码，并按位数高低顺序存放在ANSWER开始的内存单元中。 解：

DSEG SEGMENT BUFFER DB ？

ANSWER DB 3 DUP（？） DSEG ENDS

CSEG SEGMENT

ASSUME CS：CSEG，DS：DSEG START：MOV AX，DSEG MOV DS，AX

MOV CX，3 ；最多不超过3为十进制数（255） LEA DI， ANSWER ；DI指向结果存放单元 XOR AX，AX

MOV AL，BUFFER ；取要转换的二进制数 MOV BL，0AH ；基数10

AGAIN：DIV BL ；用除10取余的方法转换 ADD AH，30H ；十进制数转换成ASCII码 MOV [DI]， AH ；保存当前的结果 INC DI ；指向下一个位保存单元

AND AL，AL ；商为0？（转换结束？） JZ STO ；若结束，退出

MOV AH，0

LOOP AGAIN ；否则循环继续 STO： MOV AX，4C00H INT 21H ；返回DOS CSEG ENDS END START

4.6 假设数据项定义如下：

DATA1 DB ?HELLO ！GOOD MORNING ！? DATA2 DB 20 DUP（？）

用串操作指令编写程序段，使其分别完成以下功能： （1）从左到右将DATA1中的字符串传送到DATA2中。 （2）传送完后，比较DATA1和DATA2中的内容是否相同。 （3）把DATA1中的第3和第4个字节装入AX。

（4）将AX的内容存入DATA2+5开始的字节单元中。 解： （1）

MOV AX，SEG DATA1 MOV DS，AX

MOV AX，SEG DATA2 MOV ES，AX LEA SI，DATA1 LEA DI，DATA2 MOV CX，20 CLD

REP MOVSB （2）

LEA SI，DATA1 LEA DI，DATA2 MOV CX，20 CLD

REPE CMPSB 。。。 （3）

LEA SI，DATA1 ADD SI，2 LODSW

（4）LEA DI，DATA2 ADD DI，5 STOSW

4.7执行下列指令后，AX寄存器的内容是多少？ TABLE DW 10，20，30，40，50 ENTRY DW 3 . .

.

MOV BX，OFFSET TABLE ADD BX，ENTRY MOV AX，[BX] 解：（AX）=1E00H

4.8 编写程序段，将STRING1中的最后20个字符移到STRING2中（顺序不变）。 解：首先确定STRING1中字符串的长度，因为字符串的定义要求以?$?符号结尾， 可通过检测?$?符确定出字符串的长度，设串长度为COUNT，则程序如下： LEA SI，STRING1 LEA DI，STRING2 ADD SI，COUNT-20 MOV CX，20 CLD

REP MOVSB

4.9 假设一个48位数存放在DX:AX:BX中,试编写程序段,将该48位数乘以2. 解: 可使用移位指令来实现。首先将BX内容逻辑左移一位，其最高位移入进位位CF，之后AX内容带进位位循环左移，使AX的最高位移入CF，而原CF中的内容（即BX的最高位）移入AX的最低位，最后再将DX内容带进位位循环左移一位，从而实现AX的最低位移入DX的最低位。 SHL BX，1 RCL AX，1 RCL DX，1

4.10 试编写程序，比较AX，BX，CX中带符号数的大小，并将最大的数放在AX中。

解：比较带符号数的大小可使用符号数比较指令JG等。 CMP AX，BX JG NEXT1

XCHG AX，BX

NEXT1：CMP AX，CX JG STO

MOV AX，CX STO：HLT

4.11 若接口03F8H的第1位(b1)和第3位（B3）同时为1，表示接口03FBH有准备好的8位数据，当CPU将数据取走后，b1和b3就不再同时为1了。仅当又有数据准备好时才再同时为1。

试编写程序，从上述接口读入200字节的数据，并顺序放在DATA开始的地址中。 解：即当从输入接口03F8H读入的数据满足ⅹⅹⅹⅹ1ⅹ1ⅹB时可以从接口03FBH输入数据。 LEA SI，DATA MOV CX，200

NEXT： MOV DX，03F8H WAIT： IN AL，DX

AND AL，0AH ；判断b1和b3位是否同时为1 CMP AL，0AH

JNZ WAIT ；b1和b3位同时为1则读数据，否则等待 MOV DX，03FBH IN AL，DX MOV [SI]，AL INC SI

LOOP NEXT HLT

4.12 画图说明下列语句分配的存储空间及初始化的数据值。 （1）DATA1 DB ?BYTE?，12，12H，2 DUP（0，？，3） （2）DATA2 DW 4 DUP（0，1，2），？，-5，256H 解： （1） 存储空间分配情况如图（a）所示。 （2） 存储空间分配情况如图（b）所示。 第5章存储器系统

5.1 内部存储器主要分为哪两类? 它们的主要区别是什么? 解:

（1）分为ROM 和 RAM 。 （2）它们之间的主要区别是：

。ROM在正常工作时只能读出，不能写入。RAM则可读可写。 。断电后，ROM中的内容不会丢失，RAM中的内容会丢失。 5.2 为什么动态RAM需要定时刷新？

解：DRAM的存储元以电容来存储信息，由于存在漏电现象，电容中存储的电荷会逐渐泄漏，从而使信息丢失或出现错误。因此需要对这些电容定时进行“刷新”。 5.3 CPU寻址内存的能力最基本的因素取决于___________。 解：地址总线的宽度。

5.4 试利用全地址译码将6264芯片接到8088系统总线上，使其所占地址范围为32000H～33FFFH。

解：将地址范围展开成二进制形式如下图所示。 0011 0010 0000 0000 0000 0011 0011 1111 1111 1111

6264芯片的容量为8×8KB，需要13根地址线A0～A12。而剩下的高7位地址应参加该芯片的地址译码。 电路如图所示：

5.5 内存地址从20000H～8BFFFH共有多少字节？

解：共有8BFFFH－20000H＋1＝6C000H个字节。或432KB。

5.6 若采用6264芯片构成上述的内存空间，需要多少片6264芯片？ 解：每个6264芯片的容量位8KB，故需432/8＝54片。

5.7 设某微型机的内存RAM区的容量位128KB，若用2164芯片构成这样的存储器，需多少2164芯片？至少需多少根地址线？其中多少根用于片内寻址？多少根用于片选译码？ 解：

（1）每个2164芯片的容量为64K×1bit，共需128/64×8＝16片。 （2）128KB容量需要地址线17根。 （3）16根用于片内寻址。 （4）1根用于片选译码。

注意，用于片内寻址的16根地址线要通过二选一多路器连到2164芯片，因为2164芯片是DRAM，高位地址与低位地址是分时传送的。 5.8 现有两片6116芯片，所占地址范围为61000H～61FFFH，试将它们连接到8088系统中。并编写测试程序，向所有单元输入一个数据，然后再读出与之比较，若出错则显示“Wrong ！“，全部正确则显示”OK ！“。 解：连接如下图所示。测试程序段如下： OK DB ?OK!?,$

WRONG DB ?Wrong!?,$ …

MOV AX, 6100H MOV ES, AX MOV DI, 0

MOV CX, 1000H MOV AL, 55H REP STOSB MOV DI, 0

MOV CX, 1000H REPZ SCASB JZ DISP_OK

LEA DX, WRONG MOV AH, 9 INT 21H HLT

DISP_OK: LEA DX, OK MOV AH, 9 INT 21H HLT

5.9 甚什么是字扩展？什么是位扩展？用户自己购买内存条进行内存扩充，是在进行何种存储器扩展？ 解：

（1）当存储芯片的容量小于所需内存容量时，需要用多个芯片构成满足容量要求的存储器，这就是字扩展。

（2）当存储芯片每个单元的字长小于所需内存单元字长时，需要用多个芯片构成满足字长要求的存储模块，这就是位扩展。

（3）用户在市场上购买内存条进行内存扩充，所做的是字扩展的工作。

5.10 74LS138译码器的接线图如教材第245页的图5-47所示，试判断其输出端Y0#、Y3#、Y5#和Y7＃所决定的内存地址范围。

解：因为是部分地址译码（A17不参加译码），故每个译码输出对应2个地址范围：

Y0＃：00000H ～ 01FFFH 和 20000H ～ 21FFFH Y3＃：06000H ～ 07FFFH 和 26000H ～ 27FFFH Y5＃：0A000H ～ 0BFFFH 和 2A000H ～ 2BFFFH Y7＃：0E000H ～ 0FFFFH 和 2E000H ～ 2FFFFH

5.11 某8088系统用2764 ROM芯片和6264 SRAM芯片构成16KB的内存。其中，ROM的地址范围为0FE000H～0FFFFFH，RAM的地址范围为0F0000H～0F1FFFH。试利用74LS138译码，画出存储器与CPU的连接图，并标出总线信号名称。

解：连接如下图所示。

5.12 叙述EPROM的编程过程，并说明EPROM和EEPROM的不同点。（不要求） 解：

（1）对EPROM芯片的编程过程详见教材第215～217页。 （2）EPROM与EEPROM的不同之处为：

。EPROM用紫外线擦除，EEPROM用电擦除。

。EPROM是整片擦除，EEPROM可以整片擦除，也可以逐个字节地擦除。 5.13 试说明FLASH EEPROM芯片的特点及28F040的编程过程。（不要求） 解：

（1）特点是：它结合了RAM和ROM的优点，读写速度接近于RAM，断电后信息又不会丢失。

（2）28F040的编程过程详见教材第222～223页。

5.14 什么是Cache？它能够极大地提高计算机的处理能力是基于什么原理？ 解：

（1）Cache 是位于CPU与主存之间的高速小容量存储器。

（2）它能够极大地提高计算机的处理能力，是基于程序和数据访问的局部性原理。

5.15 若主存DRAM的的存取周期为70ns，Cache的存取周期为5ns，有它们构成的存储器的平均存取周期是多少？

解：平均存取周期约为 70×0.1ns + 5×0.9ns =11.5ns。 第6章输入输出和中断技术

6.1 I/O接口的主要功能有哪些? 有哪两种编址方式？在8088/8086系统中采用哪一种编址方式？

解: I/O接口主要需具有以下几种功能： （1）I/O地址译码与设备选择。保证任一时刻仅有一个外设与CPU进行数据传送。 （2）信息的输入输出，并对外设随时进行监测、控制和管理。必要时，还可以通过I/O接口向CPU发出中断请求。

（3）命令、数据和状态的缓冲与锁存。以缓解CPU与外设之间工作速度的差异，保证信息交换的同步。

（4）信号电平与类型的转换。I/O接口还要实现信息格式转换、电平转换、码制转换、传送管理以及联络 控制等功能。

I/O端口的编址方式通常有两种：一是与内存单元统一编址，二是独立编址。8088/8086系统采用I/O端口独立编址方式。

6.2 试比较4种基本输入输出方法的特点。（不要求）

解：在微型计算机系统中，主机与外设之间的数据传送有4种基本的输入输出方式：

无条件传送方式、查询工作方式、中断工作方式、直接存储器存取(DMA)方式。 它们各自具有以下特点：

（1）无条件传送方式适合与简单的、慢速的、随时处于“准备好”接收或发送数

据的外部设备，数据交换与指令的执行同步，控制方式简单。

（2）查询工作方式针对并不随时“准备好”、且满足一定状态才能实现数据的输入/输出的简单外部设备，其控制方式也比较简单，当CPU的效率比较低。 （3）中断工作方式是由外部设备作为主动的一方，在需要时向CPU提出工作请求，CPU在满足响应条件时响应该请求并执行相应的中断处理程序。这种工作方式使CPU的效率提高，但控制方式相对较复杂。

（4）DMA方式适合于高速外设，是4种基本输入/输出方式中速度最高的一种。 6.3 主机与外部设备进行数据传送时，采用哪一种传送方式，CPU的效率最高？（不要求）

解：使用DMA传送方式CPU的效率最高。这是由DMA的工作性质所决定的。 6.4 利用三态门芯片74LS244作为输入接口，接口地址为40FBH，试画出其与8088系统总线的连接图。

解：16位地址信号通过译码电路与74LS244芯片连接。其连接如下图所示。 6.5 某输入接口的地址为0E54H，输出接口的地址为01FBH，分别利用74LS244和74LS273作为输入和输出接口。试编写程序，使当输入接口的bit1、bit4和bit7位同时为1时，CPU将内存中DATA为首址的20个单元的数据从输出接口输出；若不满足上述条件则等待。

解：首先判断由输入接口读入数据的状态，若满足条件，则通过输出接口输出一个单元的数据；之后再判断状态是否满足，直到20个单元的数据都从输出接口输出。

LEA SI,DATA ;取数据偏移地址 MOV CL,20 ;数据长度送CL AGAIN: MOV DX,0E54H

WAITT: IN AL,DX ;读入状态值

AND AL,92H ;屏蔽掉不相关位，仅保留bit1、bit4和bit7位状态 CMP AL,92H ;判断bit1、bit4和bit7位是否全为1

JNZ WAITT ;不满足bit1、bit4和bit7位同时为1则等待 MOV DX,01FBH MOV AL,[SI]

OUT DX,AL ;满足条件则输出一个单元数据 INC SI ;修改地址指针

LOOP AGAIN ;若20个单元数据未传送完则循环

6.6 8088/8086系统如何确定硬件中断服务程序的入口地址？

解：8088/8086系统的硬件中断包括非屏蔽和可屏蔽两种中断请求。每个中断源都有一个与之相对应的中断类型码n。系统规定所有中断服务子程序的首地址都必须放在中断向量表中，其在表中的存放地址＝n×4，（向量表的段基地址为0000H）。即子程序的入口地址为（0000H：n×4）开始的4个单元中，低位字（2个字节）存放入口地址的偏移量，高位字存放入口地址的段基地址。 6.7 中断向量表的作用是什么？如何设置中断向量表？

解：中断向量表用于存放中断服务子程序的入口地址，位于内存的最低1K字节（即内存中0000H～003FFH区域），共有256个表项。

设置中断向量表就是将中断服务程序首地址的偏移量和段基址放入中断向量表中。

如：将中断服务子程序CLOCK的入口地址置入中断向量表的程序如下： MOV AX,0000H

MOV DS,AX ;置中断向量表的段基地址

MOV SI,<中断类型码×4> ;置存放子程序入口地址的偏移地址 MOV AX,OFFSET CLOCK

MOV [SI],AX ;将子程序入口地址的偏移地址送入中断向量表 MOV AX, SEG CLOCK

MOV [SI+2],AX ;将子程序入口地址的段基址送入中断向量表 6.8 INTR中断和NMI中断有什么区别？

解：INTR中断为可屏蔽中断，中断请求信号高电平有效。CPU能否响应该请求要看中断允许标志位IF的状态，只有当IF＝1时，CPU才可能响应中断。

NMI中断为非屏蔽中断，请求信号为上升沿有效，对它的响应不受IF标志位的约束，CPU只要当前指令执行结束就可以响应NMI请求。

6.9 在中断服务程序的入口处，为什么常常要使用开中断指令？

解：中断服务程序分为两种，一种是在进入服务子程序后不允许被中断，另一种则可以被中断。在入口处使用开中断指令表示该中断服务程序是允许被中断的服务程序，即在进入服务子程序后允许CPU响应比它级别高的中断请求。 6.10 试说明8088CPU可屏蔽中断的响应过程。

解：可屏蔽中断的响应过程主要分为5个步骤，即：

（1）中断请求。外设在需要时向CPU的INTR端发出一个高电平有效的中断请求信号。 （2）中断判优。若IF＝1，则识别中断源并找出优先级最高的中断源先予以响应，在其处理完后，再响应级别较低的中断源的请求。

（3）中断响应。中断优先级确定后，发出中断的中断源中优先级别最高的中断请求就被送到CPU。 （4）中断处理。

（5）中断返回。中断返回需执行中断返回指令IRET，其操作正好是CPU硬件在中断响应时自动保护断点的逆过程。即CPU会自动地将堆栈内保存的断点信息弹出到IP、CS和FLAG中，保证被中断的程序从断点处继续往下执行。 6.11 CPU满足什么条件能够响应可屏蔽中断？ 解：

（1）CPU要处于开中断状态，即IF＝1，才能响应可屏蔽中断。 （2）当前指令结束。

（3）当前没有发生复位（RESET）、保持（HOLD）和非屏蔽中断请求（NMI）。 （4）若当前执行的指令是开中断指令（STI）和中断返回指令（IRET），则在执行完该指令后再执行一条指令，CPU才能响应INTR请求。

（5）对前缀指令，如LOCK、REP等，CPU会把它们和它们后面的指令看作一个整体，直到这个整体指令执行完，方可响应INTR请求。

6.14 单片8259A能够管理多少级可屏蔽中断？若用3片级联能管理多少级可屏蔽中断？（不要求）

解：因为8259A有8位可屏蔽中断请求输入端，故单片8259A能够管理8级可屏蔽中断。若用3片级联，即1片用作主控芯片，两片作为从属芯片，每一片从属芯片可管理8级，则3片级联共可管理22级可屏蔽中断。

6.16 具备何种条件能够作输入接口？何种条件能够作输出接口？

解：对输入接口要求具有对数据的控制能力，对输出接口要求具有对数据的锁存能力。

6.17 已知（SP）＝0100H，（SS）＝3500H，（CS）＝9000H，（IP）＝0200H，（00020H）＝7FH，（00021H）＝1AH，（00022H)＝07H，（00023H）＝6CH，在地址为90200H开始的连续两个单元中存放一条两字节指令INT 8。试指出在执行该指令并进入相应的中断例程时，SP、SS、IP、CS寄存器的内容以及SP所指向的字单元的内容是什么？

解：CPU在响应中断请求时首先要进行断点保护，即要依次将FLAGS和INT下一条指令的CS、IP寄存器内容压入堆栈，亦即栈顶指针减6，而SS的内容不变。INT 8 指令是一条两字节指令，故其下一条指令的IP＝0200H＋2＝0202H。

中断服务子程序的入口地址则存放在中断向量表（8×4）所指向的连续4个单元中。所以，在执行中断指令并进入响应的中断例程时，以上各寄存器的内容分别为：

SP＝0100H－6＝00FAH SS＝3500H

IP＝[8×4]＝1A7FH

CS＝[(8×4)＋2]＝6C07H [SP]＝0200H＋2＝0202H 第7章常用数字接口电路

7.1 一般来讲，接口芯片的读写信号应与系统的哪些信号相连？

解: 一般来讲，接口芯片的读写信号应与系统总线信号中的#IOR（接口读）或#IOW（接口写）信号相连。

7.2 试说明8253芯片的六种工作方式。其时钟信号CLK和门控信号GATE分别起什么作用？

解：可编程定时/计数器8253具有六种不同的工作方式，其中：

方式0：软件启动、不自动重复计数。在写入控制字后OUT端变低电平，计数结束后OUT端输出高电平，可用来产生中断请求信号，故也称为计数结束产生中断的工作方式。

方式1：硬件启动、不自动重复计数。所谓硬件启动是在写入计数初值后并不开始计数，而是要等门控信号GATE出现由低到高的跳变后，在下一个CLK脉冲的下降沿才开始计数，此时OUT端立刻变为低电平。计数结束后，OUT端输出高电平，得到一个宽度为计数初值N个CLK脉冲周期宽的负脉冲。 方式2：既可软件启动，也可以硬件启动。可自动重复计数。

在写入控制字后，OUT端变为高电平。计数到最后一个时钟脉冲时OUT端变为低电平，再经过一个CLK周期，计数值减到零，OUT又恢复为高电平。之后再自动转入计数初值，并重新开始新的一轮计数。方式2下OUT端会连续输出宽度为Tclk的负脉冲，其周期为N×Tclk，所以方式2也称为分频器，分频系数为计数初值N。

方式3：也是一种分频器，也有两种启动方式，自动重复计数。当计数初值N为偶数时，连续输出对称方波（即N/2个CLK脉冲低电平，N/2个CLK脉冲高电平），频率为（1/N）×Fclk。若N为奇数，则输出波形不对称，其中（N＋1）／2个时钟周期高电平， （N－1）／2个时钟周期低电平。

方式4和方式5都是在计数结束后输出一个CLK脉冲周期宽的负脉冲，且均为不自动重复计数方式。区别在方式4是软件启动，而方式5为硬件启动。

时钟信号CLK为8253芯片的工作基准信号。GATE信号为门控信号。在软件启动时要求GATE在计数过程中始终保持高电平；而对硬件启动的工作方式，要求在写入计数初值后GATE端出现一个由低到高的正跳变，启动计数。 7.3 8253可编程定时/计数器有两种启动方式，在软件启动时，要使计数正常进行，GATE端必须为（ ）电平，如果是硬件启动呢？

解：在软件启动时，要使计数正常进行，GATE端必须为高电平；如果是硬件启动，则要在写入计数初值后使GATE端出现一个由低到高的正跳变，以启动计数。 7.4 若8253芯片的接口地址为D0D0H～D0D3H，时钟信号频率为2MHz。现利用计数器0、1、2分别产生周期为10us的对称方波及每1ms和1s产生一个负脉冲，试画出其与系统的电路连接图，并编写包括初始化在内的程序。

解：根据题目要求可知，计数器0（CNT0）工作于方式3，计数器1（CNT1）和计数器2（CNT2）工作于方式2。时钟频率2MHz，即周期为0.5us，从而得出各计数器的计数初值分别为： CNT0：

10us/0.5us = 20 CNT1：

1ms/0.5us = 2000 CNT2： 1s/0.5us = 2 ×1000000

显然，计数器2的计数初值已超出了16位数的表达范围，需经过一次中间分频，可将OUT1端的输出脉冲作为计数器2的时钟频率。这样，CNT2的计数初值就等于1s/1ms = 1000。线路连接如图所示。 8253

8253的初始化程序如下： MOV DX，0D0D3H

MOV AL，16H ；计数器0，低8位计数，方式3 OUT DX，AL

MOV AL，74H ；计数器1，双字节计数，方式2 OUT DX，AL

MOV AL，0B4H ；计数器2，双字节计数，方式2 OUT DX，AL

MOV DX，0D0D0H

MOV AL，20 ；送计数器0的计数初值 OUT DX，AL

MOV DX，0D0D1H

MOV AX，2000 ；送计数器1的计数初值 OUT DX，AL MOV AL，AH OUT DX，AL

MOV DX，0D0D2H

MOV AX，1000 ；送计数器2的计数初值 OUT DX，AL MOV AL，AH OUT DX，AL

7.5 某一计算机应用系统采用8253芯片的计数器0作频率发生器，输出频率为500Hz；用计数器1产生1000Hz的连续方波信号，输入8253的时钟频率为1.19MHz。

试问：初始化时送到计数器0和计数器1的计数初值分别为多少？计数器1工作于什么方式下？

解：计数器0工作于方式2，其计数初值=1.19MHz/500Hz=2380 计数器1工作于方式3，其计数初值=1.19MHz/1KHz=1190

7.6 若所用8253芯片用软件产生一次性中断，最好采用哪种工作方式？现用计数器0对外部脉冲计数，当计满10000个脉冲时产生中断，请写出工作方式控制字及计数值。

解：若8253用软件产生一次性中断，最好采用方式0，即计数结束产生中断的工作方式。其方式控制字为：00110000B。 计数初值=10000

7.7 试比较并行通信与串行通信的特点。 解：并行通信是在同一时刻发送或接收一个数据的所有二进制位。其特点是接口数据的通道宽，传送速度快，效率高。但硬件设备的造价较高，常用于高速度、短传输距离的场合。

串行通信是将数据逐位的传送。其特点是传送速度相对较慢，但设备简单，需要的传输线少，成本较低。所以常用于远距离通信。

7.9 在对8255的C口进行初始化为按位置位或复位时，写入的端口地址应是（ ）地址。

解：应是（8255的内部控制寄存器）地址。

7.10 某8255芯片的地址范围为A380H～A383H，工作于方式0，A 口、B 口为输出口，现欲将PC4置“0”，PC7置“1”，试编写初始化程序。

解：该8255芯片的初始化程序包括置方式控制字及C口的按位操作控制字。程序如下：

MOV DX，0A383H ；内部控制寄存器地址送DX MOV AL，80H ；方式控制字 OUT DX，AL

MOV AL，08H ；PC4置0 OUT DX，AL

MOV AL，0FH ；PC7置1 OUT DX，AL

7.11 设8255芯片的接口地址范围为03F8H～03FBH，A 组 B 组均工作于方式0，A 口作为数据输出口，C 口低 4 位作为控制信号输入口，其他端口未使用。试画出该片8255芯片与系统的电路连接图，并编写初始化程序。 解：8255芯片与系统的电路连接如图所示。

由题目知，不需对 C 口置位控制字，只需对8255置方式控制字，故其初始化程序如下：

MOV DX，03FBH MOV AL，81H OUT DX，AL

7.12 已知某8088微机系统的I/0接口电路框图如教材中图7-47所示。试完成： （1）根据图中接线，写出8255芯片、8253芯片各端口的地址。

本文来源：https://www.bwwdw.com/article/aa55.html